??? 一個復雜的系統設計擁有5年或10年市場生命的日子已經一去不復返了。系統要求正以爆炸式的速度在改變。I/O" title="I/O">I/O標準、數據通信標準、系統性能要求及對系統功能性的需求呈現出前所未有的快速變化。系統設計者有以下兩種選擇：
??? (1)當系統在市場上不再具有競爭力時，只有重新設計具有確定功能的系統以滿足新的市場要求。
?? ?(2)設計基于FPGA的系統并使之能不斷更新，可采用在系統重構" title="重構">重構或者現場邏輯更新。延長目前系統的壽命，擴展已安裝在現場設備的功能和性能，排除故障而不需要改動硬件。無需停止系統的運行，就能以可靠和安全的方式重構已應用在現場的FPGA。充分利用FPGA能賦予產品新生命的特點。
??????????????????????????????????????? 現實世界的需求
??? 越來越多的系統設計者正在利用FPGA的重構功能，在開始系統設計和開發之后，解決各種問題，擴展系統的生命周期和功能。例如一個主流服務器供應商應該可以支持其FPGA現場邏輯更新硬件系統。開發、應用和維護成千上萬個分布在各地的服務器并進行遠距離的系統更新是一個基本要求。現在技術人員不再需要從系統中替換或更新FPGA。所有的工作都可以遠距離地進行而不需要技術人員親臨現場。
??? 一家中國領先的電信供應商（提供基站、網絡服務器、路由器等產品）要求能夠支持遠距離的現場更新來排除故障，并增加新的特性和服務。終端客戶要求所有系統在更新時的系統停機時間小于50ms。
??? 基于PC的產品、廣播視頻附加卡的制造商利用FPGA具有現場邏輯更新的特點來實現視頻算法和提供增強的特性并支持用戶對設計進行更新。制造商所關注的是遠距離更新過程" title="更新過程">更新過程的可靠性。嵌入在這些視頻算法中的知識產權(IP)需要嚴密保護，因此現場邏輯更新期間FPGA的代碼也是非常重要的。
?????????????????????????????????????FPGA現場邏輯更新需求
??? 為了有效地進行FPGA的現場邏輯更新，有4個方面的基本要求：
?? ?(1)嵌入式編程。系統微處理器必須能對FPGA編程。系統微處理器能夠對FPGA供應商提供的C代碼程序進行編譯并執行，于是微處理器提供外界與目標FPGA的通信鏈接(通過Ethernet、Internet、RF和陸線)。微處理器可以訪問新的FPGA編程文件，下載這個新的位流至專門的存儲器芯片，或者至FPGA的片上Flash存儲器，然后控制FPGA本身的重構。
?? ?(2)最小的系統停機時間。越來越多的用戶對“5個9”(99.999%)系統感興趣。FPGA被再次編程時，系統是不工作的，因此這個過程必須盡可能地短。這是FPGA系統設計者必須仔細研究的問題。對基于SRAM的FPGA，從專門的SPI Flash或E2PROM引導存儲器下載新的位流所需的時間大約是數十到數百毫秒。如果設計者利用單片、非易失" title="非易失">非易失、具有專門Flash配置存儲器的基于SRAM的FPGA，最長的時間是2ms。
?? ?引導PROM(基于SRAM的FPGA)的實際配置或者片上Flash存儲器(SRAM/Flash FPGA)將采用后臺模式，同時系統仍然工作，因此實際下載新位流到FPGA SRAM所需的時間唯一決定了在用新的配置工作之前，系統將停止工作多久。
?? ?(3)必須控制I/O的狀態。FPGA的輸出通常驅動系統內的關鍵控制信號(芯片復位、電源使能等)。FPGA配置期間，非常關鍵的是這些信號仍然驅動在正確的狀態。這些信號中的干擾會引起系統的復位、再引導。對于FPGA設計者來說，這是另外一個必須仔細評估的問題。一旦進入編程模式，許多FPGA結構默認I/O為三態，這會引起中斷系統運行。市場上其他FPGA解決方案允許用戶對I/O的狀態逐個預定義（即高、低、高阻或采樣，然后驅動到電流值），支持透明和有序的系統暫停。
?? ?(4)必須控制器件的狀態。退出配置過程之前控制FPGA內的邏輯狀態是基本的要求。在器件配置完成之后，使器件的邏輯立即輸出正確的電平。如果必要的話，鎖相環（PLL）也必須再次鎖定。這些功能都是基本的，使系統從短暫的休眠狀態過渡到喚醒，使FPGA復原進入正常工作狀態。FPGA設計者會發現市場上大多數易失(基于SRAM)的FPGA不支持這些關鍵的功能。然而，單片非易失SRAM/Flash FPGA確實支持這些要求。
?? ?作為現場邏輯更新的過程，圖1列舉了萊迪思" title="萊迪思">萊迪思“透明現場重構”的4個步驟。萊迪思的FPGA結構支持這個流程。
?
??? 以上是訪問FPGA的基本步驟，可以通過它們刷新和延長基于FPGA設計的生命。然而，還應當考慮現場邏輯更新的可靠性和安全性：
?? ?· 如果新的以及更新的FPGA位流在遠距離的配置過程中損壞，系統將發生什么情況？
?? ?· 嵌入于FPGA位流中的知識產權核（IP）在現場邏輯更新過程中是如何保護的？
?????????????????????????????? 針對現場邏輯更新可靠性的雙引導方案
?? ?更新存儲的FPGA配置時，總是會有風險。電源和通信的故障導致損壞配置和系統不能正常運行。防止這種情況發生的一種方法是使用雙引導方式，將第二個或“正確的”配置存儲在引導存儲器中，專門用來應對配置失敗的情況。采用這種方法，系統總是能夠恢復。一些基于SRAM的FPGA結構在單片SPI Flash引導存儲器中支持多引導映射(或配置位流)。有些非易失SRAM/Flash FPGA在片內存儲有效的引導映射，在專門的SPI Flash引導存儲器中含有正確的引導映射。
??? 作為雙引導實現的例子，圖2展示了LatticeXP2系列非易失、嵌入式閃存的功能。
?
?
?????????????????????????????????????? 針對設計安全性的加密
??? 現在市場上有一些FPGA支持位流加密（128位AES加密）。FPGA系統設計者設立了一個密鑰，這個密鑰編程至FPGA，且合并入位流。加密位流傳入FPGA，器件具有解密引擎，與存儲的密鑰組合在一起，在下載至SRAM配置存儲器之前對加密的位流解密。這樣在現場邏輯更新過程中敏感的設計數據得到了保護。
?? ?作為128位AES加密流的實例，圖3展示了非易失、嵌入式閃存LatticeXP2 FPGA的加密功能。
?
??????????????????????????????????????????? 總? 結
??? 越來越多的系統設計者要求能在現場更新基于FPGA的系統，延長設計的壽命以免設計很快被廢棄。針對現場邏輯更新，這個挑戰是用支持4個基本要求的FPGA進行設計來應對，此外還要滿足現場更新可靠和安全的要求。幸運的是現在市場上已有多款FPGA支持所有這些要求。