摘 要: 介紹了如何利用ti" title="ti">title="PCI2040" title="PCI2040">PCI2040">PCI2040通過C6X模式接口將TMS320VC5420" title="TMS320VC5420">TMS320VC5420 16位HPI接口連到PCI總線" title="PCI總線">PCI總線上。根據TMS320VC5420的數目,提供了兩種將TMS320VC5420映射到主存的方式,同時提供了硬件和軟件兩方面的考慮。
關鍵詞: PCI2040 TMS320VC5420 PCI總線
PCI2040是TI公司生產的專門用于DSP與PCI總線之間的橋接芯片,內部原理圖如圖1所示。關于PCI2040具體介紹可以參照TI公司的相關資料(見參考文獻1)。PCI局部總線標準由Intel公司提出并由外圍部件聯合專門權益組織(PCISIG)制定。目前PCI總線已不再是一種局部總線,而成為一種受歡迎的高端總線和現代總線,被廣泛運用于圖形、圖像、動畫及其它各種外設對高速數據進行傳輸。PCI總線的主要優點是高性能,(數據傳輸率可達到132/264Mbps)總線通用性強、低成本、使用方便靈活。
PCI2040可以接口8位TMS320c54xHPI總線或者16位TMS320c6x HPI總線。本文介紹如何通過PCI2040的16位C6X模式接口將TMS320VC5420的16位HPI接口連到PCI總線上。
1 TMS320VC5420映射到主存的兩種方式
TMS320V5420是具有A、B兩個核的DSP,根據TMS320VC5420的數量,有兩種將TMS320VC5420映射到主存或PC存儲空間的方式。若TMS320VC5420的數量少于三個,可用映射方式1(如圖2)。如果TMS320VC5420的數量多于兩個,可用映射方式2(如圖3),這種方式將每個DSP映射到一個特定的存儲器空間,每個DSP核或DSP子系統占用同樣的存儲空間。
值得注意的是:控制空間的偏移量是相對于PCI2040上的256字節PCI配置寄存器中的14H處控制空間基址寄存器所代表的值。
2 硬件方面的考慮
TMS320VC5420是一個雙CPU設備,有兩個獨立的C54X子系統,能夠實現核對核通信。盡管PCI2040不是專門設計用來與雙CPU設備接口,但經過特殊的處理還是可以實現接口的。需要考慮的主要有三方面:
?、貱6201HPI協議到TMS320VC5420 HPI-16協議的轉換;②兩個DSP核間的切換;③多個復位和多個中斷的處理。
2.1 C6x HPI協議到TMS320VC5420 HPI-16的轉換
TMS320VC5420對HPI總線提供了兩種操作模式。
非多路復用模式(HMODE=1),TMS320VC5420 HPI接口提供一個18位地址總線,用來訪問所有的內部存儲器。
多路復用模式(HMODE=0),地址和數據復用同樣的管腳。PCI2040只是完成多路復用模式,所以TMS320VC5420的HMODE腳必須被拖到地上。另外由于C6X HPI的HRDY信號低電平有效,而TMS320VC5420 的HRDY信號高電平有效,所以針對TMS320VC5420必須使用轉換器(例如SN74ALCV04),這樣才能將VCC_H端直接連接到VCC端。
2.2 兩個DSP核間的切換
通過TMS320VC5420的SELA/B腳選擇被訪問的DSP子系統。例如可以將PCI2040的腳GPIO2連到SELA/B,這樣就可以通過GPIO2的高低電平來選擇核A或核B。
2.3 多個HRST
TMS320VC5420有兩種方法控制每個子系統的復位功能。
第一種,在HPIRS腳從低電平過渡到高電平時,同時保持A_RS和B_RS腳處于低電平,可以在兩個核處于復位狀態的同時將應用程序代碼下載到DSP中。下載完之后,可以將A_RS和B_RS重新設置成高電平而將兩個子系統拖出復位狀態。
在HPIRS腳從低電平過渡到高電平時,同時保持A_RS和B_RS腳處于高電平也可以在兩個核處于復位狀態的同時將應用程序代碼下載到DSP中。下載完之后,可以通過對地址2FH的寫操作將子系統拖出復位狀態。另外,可以根據SELA/B的值選擇指定的子系統。
第二種,使用Power-on復位邏輯復位每個子系統(A_RS 和 B_RS),這時需要將HPIRS腳連接到PCI2040的HRST腳。注意,當應用程序下載完成之后,必須有一個向地址2FH的寫操作,以將子系統拖出復位狀態。
2.4 對同一個DSP產生的兩個HINT中斷的處理
根據連接到PCI2040的TMS320VC5420數量可決定多個中斷的處理方式。
如果有兩個或更少的TMS320VC5420,可以將第一個TMS320VC5420的A_HINT連到HINT0,將B_HINT連到HINT1。將PCI2040的HINT2和HINT3連接到第二個TMS320VC5420的A_HINT和B_HINT(如圖4),這種情況下存儲器的設置利用映射方式1。
如果板子上含有多于兩個的TMS320VC5420,此時需要將每個DSP上的兩個中斷相與(如圖5)。每個DSP上的中斷共享PCI2040的同一根中斷線,這樣就無法知道某個DSP上到底那個子系統申請的中斷。此時必須向每個子系統中HPLC寄存器的HINT位寫1,這種情況下存儲器的設置利用映射方式2。
3 軟件方面的考慮
C6X有一個16位的HPI接口,使用32位的字長,所以所有的HPI操作需要兩個HPI周期。既然PCI2040的16位接口用來與C6X接口,所以PCI2040也需要兩個HPI周期。與C6X不同,TMS320VC5420使用16位的字長,這樣只需要一個HPI周期就可以完成一次操作。所以程序員通過PCI2040訪問TMS320VC5420時,必須知道對DSP的讀和寫需要遵循特殊的原則。
3.1 向HPIA、HPIC和HPID寄存器寫數據
當向HPIA(HPI地址寄存器)、HPIC(HPI控制寄存器)和HPID(HPI數據寄存器)寫數據時,由于PCI2040對HPI口兩個周期的操作是針對同一個寄存器,所以第一個周期寫的數據會在第二個周期被覆蓋。故應將數據多次寫到寄存器中,以保證寫入數據的正確(如圖6)。
3.2 從HPIA、HPIC、HPID寄存器讀數據
當從HPIA、HPIC、HPID寄存器讀數據時,PCI讀這些寄存器兩遍,返回PCI雙字節的上下兩部分(如圖7)。
3.3 利用自動增特性
為了最大提高HPI的性能,在讀和寫HPID寄存器時,利用DSP寄存器在第一個和第二個HPI周期中HPIA的自動增特性。自動增特性使得經PCI總線可以對兩個字連續的進行讀和寫,最終使得一次性可以讀寫32位的字長,這樣就有效地加速了數據傳輸速率。
參考文獻
1 PCI2040 PCI-DSP Bridge Controller Data Manual. Texas Instruments Incorporated,1999
2 TMS320VC5420 FIXED POINT DIGITAL SIGNAL PROCESSOR.Texas Instruments Incorporated,2001