數字衛星通信系統中的發射機設計與實現是一項重要內容，合理選擇DAC芯片能更好地保證系統的可靠性、穩定性，并提供靈活的可配置能力。AD9857是ADI公司推出的一款性能優異的14位D/A轉換芯片，采樣速率為200 MHz，動態性能為80 dB SFDR@65 MHz（±100 kHz）Aout，擁有8位輸出幅度控制[1]。AD9857集成了一個高速DDS、一個14位DAC、時鐘倍頻器電路以及各種數字濾波器。它可以工作在通用I/Q正交調制模式、單音DDS模式和內插DAC模式。另外，AD9857可以通過內部寄存器靈活地配置其工作狀態，內部寄存器可同時寄存四種配置狀態，外部可通過兩個PS選擇信號靈活地選擇DA的工作狀態。
1 AD9857的功能與技術特性
    AD9857內部有4個信號處理模塊：固定與可調2級內插CIC濾波器、32位DDS核、正交調制以及輸出幅度控制、14位DAC核。其內部基本結構如圖1所示[1]。

    AD9857主要功能包括：
    (1)具有I/Q正交調制功能，有增益及偏移調整功能；
    (2)內置32位低功耗DDS核，可產生精確的調制載波頻率；
    (3)具有4×~20×的基準時鐘倍頻器，可以靈活地調整系統時鐘；
    (4)具有8位輸出幅度控制，可靈活地控制輸出幅度；
    (5)具有8×~252×的可調內插濾波器，可靈活地配置上變頻速率；
    (6)具有反CIC濾波器和反SINC濾波器，可有效地補償CIC和采樣延遲帶來的失真；
    (7)14位D/A轉換，最大輸出電流5 mA~20 mA可變，通過外接電阻進行調整。
2 AD9857的典型電路應用
    AD9857電路模塊接口主要包括數字輸入接口、模擬輸出接口、時鐘接口、同步配置接口等，如圖2所示。

2.1 數字輸入接口
    AD9857提供一個14位的數據輸入口DATA_IN<13：0>。AD9857提供了PDCLK輸出用于輸入數據的同步，在PDCLK的上升沿輸入數據，PDCLK為I或Q路數據速率的兩倍，所以在輸入到AD9857之前，I、Q兩路數據要準確地合成一路數據。
2.2 模擬輸出接口
    IOUT為AD9857的模擬輸出接口，DAC_RESET為DAC參考電流設置管腳，通過調整外接電阻RSET的大小來調整DA的最大輸出電流，具體公式如下[1]：
    RSET=39.93/IOUT                    (1)
    由于最大輸出電流會影響到DAC的SFDR性能，所以規定最大輸出電流調整范圍為5 mA-20 mA。本文在實際應用中取RSET為2 k&Omega;,最大輸出電流為20 mA。
    IOUT的實際輸出可以通過內部的輸出幅度控制模塊來調整。它由一個8位的乘法器實現，最高位權值為20，最低位權值為2-7，可實現乘法器的調節范圍為0～1.992 187 5。
2.3 時鐘接口
    AD9857的時鐘接口主要包括REFCLK、SCLK、PDCLK。
    REFCLK為外部參考時鐘輸入，外部參考時鐘通過內部時鐘倍頻器倍頻產生系統時鐘，系統時鐘的最大值是200 MHz，實際應用中應根據外部電路晶振時鐘以及所需要的系統時鐘合理地配置時鐘倍頻器的倍頻值；
    SCLK為串口時鐘，用于串口數據輸入輸出的同步以及內部狀態機的運行，每次SCLK的上升沿輸入1 bit數據，一個完整的系統配置周期可分為指令周期和數據周期，指令周期大小為1 B，即8個SCLK時鐘上升沿，數據周期則根據指令周期設定的值確定大小，可為1 B～4 B，這里要注意的是外部寫數據字節的大小必須與指令周期中指定的大小保持一致，否則會出現不同步的情況。
    PDCLK為AD9857的輸出信號，用于并行數據輸入的同步。這里需要注意的是，通用I/Q正交調制模式下，PDCLK為IQ合路數據的時鐘，即I、Q單路數據時鐘的兩倍。
2.4 同步配置接口
    SCLK、SDIO、SDO、SYNCIO、PS1和PS0為AD9857的同步配置接口。SCLK提供同步配置數據的輸入時鐘；SDIO為串行數據輸入輸出接口，可通過內部寄存器配置其為輸入單向或輸入輸出雙向；SDO為當SDIO被配置為輸入單向時用于串行數據輸出的端口；SYNCIO為串口同步接口，當該管腳被置高電平時根據內部寄存器的分配，AD9857可同時配置四種狀態并寄存，PS0和PS1用于對這四種狀態進行選擇。
2.5 其他接口
    AD9857還有一些控制及檢測接口，包括復位RESET、使能TXENABLE、內部鎖相環鎖定提示、PLL_LOCK和CIC溢出標志CIC_OVERFL。
3 基于AD9857的衛星通信發射機實現方案
    本文基于軟件無線電中頻數字化的設計思想，結合AD9857的功能特性，設計了一種DQPSK衛星通信發射機的實現方案[2][4]。功能結構框圖如圖3所示。
    在該實現方案中，AD9857實現了CIC上變頻濾波、DQPSK正交調制、DA轉換三個功能，如圖4所示。

    AD9857前面的功能模塊在FPGA中實現[3]，另外FPGA中還實現了AD9857的控制模塊，具體結構如圖5所示。

    其中，Syn_serial_rx模塊實現卷積編碼和插入獨特字EB90；Dqpsk_coder模塊實現差分編碼；Rcos_fir模塊對IQ兩路數據進行成型濾波；DAC_par2ser模塊對IQ兩路數據進行合路；Dac_control模塊實現對AD9857的配置和控制；Da_cache模塊控制AD9857輸入數據的時序，使AD9857的輸入數據嚴格按照I1Q1I2Q2&hellip;InQn的順序輸入。
    AD9857的具體配置見表1。

    圖6、圖7給出了AD9857配置為12.288 MHz時輸出信號的實測頻譜圖和星座圖。

    由圖7星座圖可知，AD9857輸出的中頻信號EVM為0.756%，具有良好的輸出特性。
4 AD9857應用的關鍵問題和解決方案
    通過實際的設計實現和測試，本文提出在AD9857的使用過程中應該注意以下問題：
    (1)輸入數據的IQ兩路對齊：由于AD9857要求輸入IQ兩路依次串行輸入方式，而通信IQ正交調制后信號形式為IQ兩路正交并行輸出，故需先將信號轉換為I1Q1I2Q2&hellip;&hellip;InQn的形式，然后使用TXENABLE信號確定第一個有效數據，以形成I1+jQ1，I2+jQ2&hellip;Ii+jQi的等效低通形式的復信號，再在內部進行正交上變頻。可見確定第一個有效數據極為重要，否則將形成Qi+jI(i+1)的錯誤，導致無法正常接收。這就需要綜合考慮系統復位信號、數據時鐘、DA內部鎖相環提示信號dac_pll_lock和信號使能信號TXENABLE之間的時序關系，嚴格保證時序關系。
    (2)串口配置速率：在AD9857的datasheet中，串口配置速率可以設到10 MHz，但在發射機設計調試過程中發現，當串口配置速率設到3 MHz或者更高時，AD9857會出現上電配置不穩定的情況，直接表現就是發射信號的星座圖EVM變差，從而導致接收機解調出錯，誤碼增加的現象。而當把配置速率降低到300 kHz后，星座圖EVM變好。因此，在AD9857的使用過程中，串口配置速率要配置在一個較低的水平，以保證DA配置穩定。
    AD9857是一款高精度、高性能并具有豐富功能的14位D/A轉換芯片，可以應用于單載波的寬帶無線通信系統的D/A轉換。通過其內部的頻率搬移功能，AD9857可以輸出模擬中頻信號，再通過一級混頻器就可以直接變頻成射頻信號，從而節省了一級模擬中頻電路，大大簡化了發射模擬通道設計。AD9857可以廣泛應用于基于軟件無線電思想的衛星通信以及地面寬帶無線通信系統。
參考文獻
[1] AD9857 Datasheet[S].Analog Devices，2004.
[2] PROAKIS J G著.數字通信(第四版)[M].張力軍，鄭寶玉，譯.北京：電子工業出版社，2003.
[3] 西瑞克斯(北京)通信設備有限公司.無線通信的MATLAB和FPGA實現[M].北京：人民郵電出版社，2009.
[4] MARINA R.Transmitter model for the design of communication satellites[J].IEEE Transactions on Aerospace and  Electronic systems，1999，35(1)：31-42.