IEEE1394是最初由Apple公司提出的高速串行總線，1995年IEEE(電氣和電子工程師協會)將其認可為IEEE1394－1995規范[1]。但是在IEEE1394－1995中存在一些模糊定義[2]，為了解決這些問題，又提出了IEEE1394a規范和IEEE1394b規范。1394作為一種成熟的總線，具有傳輸速率高(傳輸速率可達1.6 Gb/s，采用塑料光纖時可達3.2 Gb/s)、支持熱插熱拔、即插即用、拓撲方便等優點。被廣泛應用于軍事和航空業，更被美國航天局NASA確定為未來航天器的高速數據總線[9]。隨著1394技術的推廣和應用，將其應用到工業控制系統中更是一種趨勢，而國內對1394總線在工業系統中的應用研究還不深入。本文主要介紹1394總線在TFT-LCD檢測系統中的應用，通過實驗證明了方案的可行性。
1 1394通信模塊的硬件結構
    1394通信模塊的主要功能為采集激光光斑的圖像數據，負責圖像采集板和Z-軸控制器以及PC之間的通信。它包括1394芯片(LLC和PHY)、FPGA、ARM7和2片SRAM。系統總體框圖如圖1所示。

    ARM7的主要功能是對1394芯片初始化，根據1394協議對經過FPGA轉發的1394指令進行解析，控制1394鏈路層(LLC)芯片的數據接收和發送，以及通過鏈路層芯片間接地控制物理層(PHY)芯片。幾乎所有的地址線、數據線和控制信號線都和FPGA相連，因此FPGA在整個1394通信模塊中起著非常重要的作用，其實現的主要功能包括：(1)通過1394LLC芯片的“主機接口”配置ROM、初始化寄存器、設置中斷、自標識和異步數據傳輸。(2)借助“DM端口”進行等時/異步數據的傳輸。(3)控制1394總線上數據的接收和存儲。為了方便檢測1394通信模塊對指令的具體執行情況，在1394通信模塊上擴展了一個串口，通過它與PC連接，即可在PC上通過軟件實時監控1394通信模塊的運行情況，也可以通過軟件發送指令控制1394通信模塊執行相應的動作。
    相機的圖像數據經過1394物理端口發送到1394總線上，經過1394鏈路層芯片和物理層芯片的處理，在ARM7和FPGA的控制下，通過乒乓操作的方式將其寫入擴展的SRAM中。為了驗證采集的圖像數據是否正確，在1394通信模塊上擴展了VGA接口。FPGA通過乒乓的方式讀取SRAM中的圖像數據，再通過VGA接口將數據輸出到顯示器上直觀顯示。
    1394通信模塊要與PC進行正常通信，必須先強制PC做為1394總線上的根節點。因此1394通信模塊在接入1394網絡后必須檢測PC是否為根節點，否則要一直進行強制復位，直至PC為根節點。在PC為根節點后，兩者之間就可以進行數據和指令的傳輸。另外，Z軸控制器可以通過1394總線接收來自PC或者1394通訊模塊的運動控制指令。
    ARM7芯片選用NXP公司的增強型LPC2200系列的LPC2292。FPGA選用Altera公司的Cyclone系列的EP1C6Q240C8。SRAM選用ISSI公司的IS61LV51216，用于緩存采集的圖像數據，在后期進行圖像處理或者顯示。1394芯片選用TI公司的TSB12LV32(LLC)和TSB41AB3(PHY)，這兩款芯片兼容IEEE1394－1995和IEEE1394a－2000規范，并集成了3個支持400 MB/s傳輸速率的物理端口，TSB12LV32提供了8/16位可選擇的MCU接口，支持異步傳輸和等時傳輸。
    ARM7、FPGA、SRAM以及1394芯片(LLC+PHY)之間的連接如圖2所示。

2 1394通信模塊的軟件設計
    1394通信模塊的軟件設計主要包括ARM7－LPC2292和FPGA－EP1C6Q240C8的軟件設計。根據功能的不同，ARM7的軟件設計可以細化為ARM7的初始化、對LLC芯片指令的解析、對FPGA的讀寫操作以及和PC的串口通信。FPGA的軟件設計可以分為對LLC芯片的讀寫操作、與ARM7的通信、控制VGA輸出以及對SRAM的操作。
2.1 1394的初始配置
   系統要正常運行，上電后的初始化配置非常重要。初始配置的作用為：(1)正確初始化配置ROM的內容，這是PC識別1394通信模塊并正確安裝對應驅動的前提。(2)如果是與PC通信，將PC設置為根節點。(3)TSB12LV32相關寄存器的初始化。主要包括DM Control寄存器（設置DM口的狀態和一些參數），Interrupt(使能所有中斷)，Isochronous Port(等時傳輸的狀態，設置每個物理端口的狀態，等時數據包的事務標簽等)。
    1394配置流程如圖3所示。

2.2 ARM7對TSB12LV32中斷的響應
    確保ARM7對TSB12LV32芯片指令正確響應的重要因素就是準確檢測到TSB12LV32芯片的中斷信號，并能夠讀取CFR寄存器的中斷寄存器數值，根據具體的數值判斷具體發生了哪種中斷，清除掉中斷位后，再根據中斷類型決定要做出的反應。例如在檢測到TSB12LV32的中斷信號后，讀取偏移地址為0x0C的中斷寄存器數值，判斷出bit9為1，即Data Mover packet received，則表明從DM口接收到了一個數據包。ARM7只需要清除該中斷位即可。但是并不是所有的中斷只對其中斷位進行清除即可，而不需要做出其他響應。例如：bit18，FIFO acknowledge interrupt，表明先前從ATF傳輸的數據被1394接收節點成功接收，此時ARM7除了要清除中斷位，還需要讀取ACK代碼的數值來確認1394接收節點是否做出了正確的響應。
2.3 LLC芯片配置ROM的實現
    配置ROM的格式有最小格式和正常格式兩種。執行事務的1394串行總線節點都應該實現配置ROM，它為配置和診斷與設備相關的問題提供了必要信息。一些1394控制芯片(如TSB43AA82A)可以對讀取配置ROM的讀請求自動響應，編程人員只要把配置ROM放在預先設定的區域內即可。但是本方案中選取的LLC芯片不具備這種功能，因此需要人為地對主機發送的讀配置ROM請求做出正確的響應，以使配置ROM可以正確讀到主機中。
    1394通信模塊需要充當總線管理器、循環控制器或者等時資源管理器，因此必須對其進行正常格式下的配置ROM。配置ROM的正常格式中主要配置項包含根目錄(Root Directory)和總線信息塊(Bus_Info_Block)。根目錄提供了用來識別驅動程序和診斷軟件的值，同時也提供了指向其他目錄和數據結構的可選指針，這些指針指向的地址和根目錄有相同的結構?？偩€信息塊用來制定與總線相關的功能[2]。ARM7設置配置ROM的具體步驟如下：
    (1)根據需要提供的信息填寫配置ROM表，并根據IEEE1394－1995協議中提到的CRC校驗算法計算校驗值。
    (2)對異步讀請求數據包進行解析，分析到其為讀事務，并且讀的目標地址在配置ROM范圍之內，則將分析的目標地址的數據填寫到讀響應數據包中，對讀請求做出響應。
    上位機正確地讀取到配置ROM的內容后就會提示發現新的硬件，識別出1394通信模塊后自動為其安裝相應的驅動程序。
2.4 IEEE1394等時數據傳輸的實現
    實現等時數據傳輸，需要先做以下準備工作：具有兩個或兩個以上的1394節點，至少有一個節點具有充當等時資源管理器的資格，將要發送等時數據的節點DM口模式設置為傳輸模式(transmit mode)，同時將接收等時數據的節點DM口模式設置為接收模式(receive mode)。等時數據傳輸分為自動插入包頭和手動插入包頭兩種；等時數據接收分為自動去除包頭和包尾以及包頭和包尾一起接收兩種情況。為了方便后期的數據處理，將等時數據發送節點的等時模式設置為自動插入包頭和包尾，而將等時數據接收節點的等時模式設置為自動去除包頭和包尾。
    自動插入包頭的等時數據傳輸流程如下：
    (1)接收到DMREADY一個周期的高脈沖信號。
    (2)DMDONE置為低電平。
    (3)DM口讀取自動存儲在38h地址的包頭信息，并向鏈路核請求將要發送的數據讀取到1394總線上。
    (4)鏈路核獲得header0寄存器存儲的頭信息。
    (5)DMPRE產生一個周期的高脈沖。
    (6)DMRE為高電平時，開始獲取要發送的數據。
    (7)鏈路核讀取到最后一個數據時，DM口開始檢查是否向控制寄存器所定義的通道發送了數據。如果已經向所有的通道發送完畢，則在經過一個小間隙后將DMDONE置為高電平，此時等時傳輸結束；否則DM口繼續插入頭信息，進行數據傳輸，直至向所有的通道發送完數據。
    自動去除包頭和包尾的等時數據接收流程如下：
    (1)包頭中的sysc位如果和等時接口寄存器(地址為0x18h)的ISYNCRCVN信息相同，DMPRE置高一個周期。
    (2)在接收完包頭后，DMDONE置高一個周期。在后面有數據通過時DMRW置高。
    (3)在接收完所有的數據后，DMRW置低，則DMD數據線不接收包尾。
3 通信測試
    對1394通信模塊的通信實驗分為兩部分：對1394協議所規定的通信功能的測試；對采集到的數據正確性進行驗證。實驗步驟如下：
    (1)將1394通信模塊和PC連接起來，模塊加電后，首先進行總線配置、樹標識和自標識。在整個網絡形成后，已經確定根節點，各個節點的地址也就確定了。在1394總線執行上述動作時，同時通過擴展的串口輸出自標識數據包的內容，包括當前網絡中的節點數、當前節點為第幾個節點、是否為根節點、是否具有等時資源管理的功能。至此，1394通信模塊已和PC建立連接。
    (2)通過PC讀取1394通信模塊的配置ROM，看其是否能進行正確響應。
    (3)進行異步讀和異步寫的測試，分為對字節的異步讀寫和對數據塊的異步讀寫兩種。
    (4)進行等時數據傳輸的測試?？碢C是否能接收到1394通信模塊發出的等時數據包。
    (5)連接相機，通過等時傳輸將相機的圖像數據存入到1394通信模塊的SRAM中，并由VGA接口輸出到顯示器上顯示。
    除了第(5)步，以上每一步的執行都會在串口調試助手軟件上有結果輸出。例如：1394通信模塊在上電后收到自標識包并進行復位，并在調試界面上會輸出“SID RCVD 2 Y 0 BUS RST..”。其中“SID RCVD”表示節點收到自標識數據包，“2 Y 0”表示當前總線中存在兩個1394節點，當前節點為根節點，具有等時資源管理功能的節點是節點0。“BUS RST..”表示節點開始進行總線復位。當前節點發起讀取0x0400地址數據的異步讀請求，則在界面上會顯示“ACK00010，0x04049c44”。“ACD00010”表示另一個節點接收到了異步讀請求的命令，“0x04049c44”則為返回的0x0400地址存儲的數據。兩個1394節點要進行等時數據傳輸，假如數據發送方為節點0，數據接收方為節點1。按照以下步驟進行節點間等時數據傳輸的測試：(1)先設置節點0的DM口模式為發送模式，節點1的DM口模式為接收模式。(2)節點0先讀取總線上的有效帶寬，上層界面接收到“0x00000f33”，它是用十六進制表示的當前總線的有效帶寬。節點0再向等時資源管理節點申請一定的帶寬，上層界面接受到“ACK 00010”，表示帶寬申請成功。(3)讀取總線上的有效通道并且申請通道。1394總線的有效通道數存在兩個寄存器上，申請時按照由低到高的順序。在申請通道前需先確認當前網絡中使用的通道數，通信結束后再釋放該通道。發出讀取有效通道的指令后，上層界面接收到“0xffffffff”和“0xffffffff”，表示目前總線上所有通道均處于空閑狀態。可以申請通道1，申請后低位通道寄存器的值變為“0xfffffffe”。經過前面三步已經建立了節點0和節點1進行等時通信所需要的帶寬和通道。(4)發送等時傳輸的指令，看節點1是否接收到了指定量的等時數據包。通過中斷寄存器的bit9(Data Mover packet receive)進行判斷。
    本文分析了基于FPGA+ARM的1394總線在TFT-LCD檢測系統中的應用，對于1394總線技術的推廣具有較強的借鑒意義。測試實驗表明，1394總線在進行等時通信時分配固定的帶寬，保證了圖像數據又快又準的傳輸，同時整個檢測系統的各個模塊通過1394總線連接起來，可以完全脫離PC單獨運行，采用異步傳輸進行控制指令的傳輸，既方便又穩定。
參考文獻
[1] IEEE.IEEE standard 1394-1995A high performance serial  bus[S].1995.
[2] IEEE.IEEE Std 1394a-2000A high performance serial bus  amendment1[S].2000.
[3] TSB12LV32 data manual[Z].Texas Instruments Inc，2000(4).
[4] TSB41AB3 data manual[Z].Texas Instruments Inc，2000(6).
[5] LPC21XX and LPC22XX User manual[Z].(2008-4-2). http://www.nxp.com.
[6] 安德森.FireWire(IEEE1394)系統體系[M].北京：中國電力出版社，2000.
[7] 張大樸，王曉.IEEE1394協議及接口設計[M].西安：西安電子科技大學出版社，2004.
[8] 華清遠見嵌入式培訓中心編著.FPGA應用開發入門與典型實例[M].北京：人民郵電出版社出版，2008.
[9] 周慶瑞.IEEE1394鏈路層控制芯片IP核的開發及IEEE1394總線可靠性的研究[D].北京：中國科學院研究生院，2009.
[10 ]季睿.基于PCI總線的IEEE1394接口開發[D].上海：上海交通大學，2009.