摘 要： 介紹了一種基于襯底驅動技術的低電壓低功耗運算放大器。輸入級采用襯底驅動MOSFET，有效避開閾值電壓限制；輸出采用改進前饋式AB類輸出級，確保了輸出級晶體管的電流能夠得到精確控制，使輸出擺幅達到軌至軌。整個電路采用PTM標準0.18 μm CMOS工藝參數進行設計，用Hspice進行仿真。模擬結果顯示，測得直流開環增益為62.1 dB，單位增益帶寬為2.13 MHz，相位裕度52°，電路在0.8 V低電壓下正常運行，電路平均功耗只有65.9 μW。
關鍵詞： 軌至軌；低電壓；低功耗；襯底驅動
運算放大器是模擬集成電路中用途最廣、最基本的部件，可以用來實現放大、濾波等功能，在電子系統中有著廣泛的應用。隨著便攜式電子產品和超深亞微米集成電路技術的不斷發展，低電源電壓低功耗設計已成為現代CMOS運算放大器的發展趨勢。降低功耗最直接有效的方法是降低電源電壓[1]。然而電源電壓的降低，使得運算放大器的共模輸入范圍及輸出動態范圍隨之也降低。同時，電路電源電壓的降低將受到MOSFET閾值電壓的限制。針對這一問題，襯底驅動軌至軌技術應運而生，不但有效地降低了MOSFET的閾值電壓，從而直接降低了電路的電源電壓，并且使共模輸入范圍能夠達到全擺幅。但是襯底驅動MOSFET的輸入跨導小，輸入電容較大，從而限制了電路的最高工作頻率[2]。因此，襯底驅動輸入級的引入，將不可避免地降低運放的第一級增益。為此，本文采用改進型前饋式AB類輸出級以增加有效輸入級跨導[3]，從而避免了襯底驅動技術的缺點，使電路具有低壓低功耗高增益的特點。
本文設計的電路，采用襯底驅動技術，將電源電壓降至0.8 V，同時電路結合了恒定跨導控制電路和改進型前饋式AB類輸出級，能有效提高動態范圍和響應速度，使電路輸入級和輸出級均達到軌至軌，非常適合低壓低功耗模擬集成電路應用。
1 電路實現
襯底軌至軌運算放大器的實現如圖1所示。
1.1 放大器的輸入級
為使運放的共模輸入在整個電源范圍內變化時電路都能正常工作，采用NMOS和PMOS并聯的互補差分對結構來實現輸入級的軌至軌。如圖1所示，輸入級M1～M4均采用襯底驅動MOSFET。對于柵驅動晶體管來說，輸入級所需要的最小電源電壓為Vsup min=Vgsp+Vgsn+2Vdsat=2Vth+4Vdsat，而襯底驅動差分對所需最小電源電壓為Vsup min=Vsbp+Vbsn+2Vdsat≈Vth+2Vdsat，因此襯底驅動輸入級所需的最小電源電壓要低于傳統差分結構。同時由于襯底驅動MOS管通常工作在耗盡區，其耗盡特性有利于實現低電源電壓下的軌至軌共模輸入范圍[4]。其中，Vgsp、Vgnp分別為PMOS和NMOS管的柵源電壓，Vdsat為MOS管的漏源飽和電壓，Vsbp、Vbsn分別為PMOS管和NMOS管的源襯電壓和襯源電壓，Vth為MOS管的開啟電壓。
典型的軌至軌運算放大器的總跨導在整個共模輸入變化范圍內變化近一倍?？鐚У淖兓瘞碓鲆婕皢挝辉鲆鎺挼淖兓步o運算放大器的頻率補償帶來很大困難。為此，本文采用冗余差分對(M1a～M4a)及反折式共源共柵求和電路來控制輸入級跨導以保持恒定。冗余管及求和電路均采用襯底驅動MOSFET，以滿足低工作電壓要求。增加冗余管后的輸入級有一個顯著的優點，即為求和電路提供了恒定的輸出電流，從而有效地消除了輸入級跨導隨輸入電壓變化而對理想頻率補償產生的影響。求和電路采用襯底驅動反折式共源共柵結構以增加共模輸入范圍，提高電源抑制比(PSRR)，同時增大電路的差動增益，減小失調，實現低壓下的軌至軌特性。襯底驅動MOSFET的主要缺點是輸入跨導小、輸入電容較大，導致MOSFET的特征頻率fT減小，從而限制了電路的最高工作頻率。因此，襯底驅動輸入級的引入，將不可避免地降低運放的第一級增益(-gmbr0)[5]。本文采用改進型前饋式AB類輸出級以增加有效輸入級跨導，避免襯底驅動技術的缺點。
1.2 放大器的輸出級
在軌至軌運算放大器的設計中，為了充分發揮軌至軌運算放大器的特性，必須設計良好的輸出級。為了達到較高的轉換效率以及輸出全擺幅，軌至軌運算放大器的輸出級通常采用前饋式AB類輸出級[3]。
本設計采用折疊共柵共源作為有源負載，并將其與前饋式AB類輸出級相結合，在提高電壓增益、增加電壓輸出動態范圍的同時，保證了在整個共模輸入電壓范圍內運算放大器的總電壓增益。但是這種傳統結構的缺點是，AB類控制電路的偏置電流源和共源共柵負載成并列關系，從而降低了輸入級的輸出阻抗及增益。此外，電流源還會給運算放大器引入較大的噪聲和失調。因此采取了如下措施：
(1)如圖1所示，M17、M18為輸出晶體管，M15、M16、M17、M21以及M13、M14、M18、M22分別構成兩個線性回路，控制輸出晶體管電流。M7、M8、M9、M10均采用襯底驅動MOSFET以滿足低電源電壓需要。M21、M22為浮動的AB類控制電路，被嵌入共源共柵求和電路，其偏置由共源共柵結構提供，以減小傳統結構中偏置電流源引入的噪聲和失調。
(2)前饋AB類輸出級可以獲得較高的最大電流與靜態電流比，提高電源功耗的利用率。若將M17和M18的柵極分別偏置在接近VDD-Vth和VSS+Vth時，電壓的輸出動態范圍可以達到VSS+Vdsat～VDD-Vdsat。這樣，M17和M18的靜態電流很小，會降低輸出級的速度。因此，應綜合考慮最大輸出電流、靜態功耗、頻響性能和電路面積之間的折衷。在此電路中，采用M21和M22作為固定輸出管柵極間電壓的電路，比采用電阻更節省電路面積，同時，具有降低該柵間電壓對工藝、電源的敏感性等優點。
(3)在共源共柵結構的另一條支路加入具有與AB類控制電路相同結構的浮動電流源M19、M20，它通過共源共柵電流鏡可為AB類控制電路提供穩定的偏置，以減小共模輸入電壓變化對AB類輸出級的影響。
本文設計的運算放大器MOS管尺寸如表1所示。
2 仿真結果
基于PTM 0.18 μm CMOS工藝的BSIM3模型，采用Hspice對襯底驅動軌至軌運放的特性進行仿真。冗余差分輸入信號取0.4 V。圖2為輸入共模電壓范圍曲線，轉移曲線斜率約為1的線性部分即為輸入共模電壓范圍。從圖2可測出共模輸入電壓范圍為-0.36 V～0.39 V，達到了軌至軌輸入。
將該運算放大器接成閉環形式，反向增益為10，測量其輸出電壓范圍，所得輸出電壓擺幅曲線如圖3所示。從圖中可以看到，輸出電壓擺幅約為-0.39 V～0.395 V時，基本達到軌至軌輸出。至此，運算放大器已達到了軌至軌輸入和軌至軌輸出的設計要求。
圖4為運算放大器的幅頻特性曲線。當電源電壓取0.8 V時，得到直流開環增益為62.1 dB，單位增益帶寬2.14 MHz，相位裕度52°，功耗為65.9 μW。
在運算放大器的兩個輸入端加相同的信號，做交流小信號分析，測出電路的共模電壓增益如圖5所示。在低頻下，電路的共模增益為-114 dB，結合前面交流小信號分析的結果，可得出電路的共模抑制比為176.1 dB。圖6為電壓抑制比仿真曲線，低頻時，電壓抑制比約為-73.8 dB。
綜上仿真結果表明，該襯底驅動運算放大器具有良好的性能。雖然運算放大器的頻率帶寬和線性度有所下降，但是卻能有效避開閾值電壓的限制，將電源電壓降低到0.8 V，功耗為65.9 μW，同時實現了軌至軌的輸入／輸出電壓范圍。
在傳統的柵驅動軌至軌運算放大器信號通路中存在MOS管閾值電壓的影響，因此限制了其在超低電源電壓下的應用。本文通過采用襯底驅動互補差分對電路，有效降低了CMOS模擬集成電路對電源電壓的要求，通過改進型前饋式AB類輸出級來提高電壓的增益，實現了超低壓下運算放大器信號放大，獲得了-0.36 V～0.39 V的共模輸入范圍和-0.39 V～0.395 V的輸出電壓范圍。仿真得到該運算放大器具有良好的性能指標，能夠有效地驅動阻性負載，且結構簡單，適于低壓低功耗模擬集成電路應用。
參考文獻
[1] 肖明，吳玉廣，董大偉.基于準浮柵的低功耗差分運算放大器[J].微計算機信息，2007，23(2-2)：286-287.
[2] 張海軍，朱樟明，楊銀堂，等.一種基于襯底驅動技術的0.8V高性能CMOS OTA[J].電子器件，2006，29(2)：344-347.
[3] 鄧紅輝，尹勇生，高明倫.1.5 V低功耗CMOS恒跨導軌對軌運算放大器[J].科技導報，2009，27(23)：57-61.
[4] LAYTON K D， COMER D T， COMER D J. Bulk-driven gain-enhanced fully-differential amplifier for VT+2Vdsat operation[J]. Circuits and Systems， 2008， 18：77-80.
[5] 楊銀堂，李婭妮，朱樟明.一種0.8 V襯底驅動軌對軌運算放大器設計[J].固體電子學研究與進展，2009.29(3)：344-347.