摘要：本文設計的基于FPGA" title="FPGA">FPGA的電子密碼鎖" title="密碼鎖">密碼鎖，具有記憶和修改6位密碼、輸入密碼位數指示及防止多次試探密碼等功能，與銀行卡的原理和功能極其相似，使得密碼鎖的保密和安全性能進一步增強。最后，給出了在Quartus II軟件開發平臺上實現密碼鎖各項功能的仿真圖，并在FPGA芯片EP1K30TC144-3上通過了驗證。
關鍵詞：現場可編程門陣列；超高速集成電路硬件描述語言；密碼鎖

0 引言
    電子密碼鎖能保護用戶的重要資料不被非法用戶所竊取，目前使用的電子密碼鎖大多以單片機為控制器，通過運行程序完成密碼鎖的各項功能。由于受到外部干擾的影響，單片機很容易將程序“跑飛”，因而可靠性較差。仿照銀行卡輸入密碼的原理，本文介紹了一種基于FG-PA的多功能密碼鎖的設計和實現方案，由于采用純硬件實現，使得可靠性和安全性大大提高。

1 電子密碼鎖的功能要求
    設計的密碼鎖至少具有下列功能：
    (1)6位密碼，與銀行卡密碼位數相同；
    (2)每位密碼采用十六進制數，與十進制數密碼相比，密碼被破譯的概率大大降低；
    (3)每位密碼按下時，有密碼位數指示，類似自動取款機輸入密碼時有“*”號提示；
    (4)密碼輸入過程中密碼有誤時，能對已經輸入的密碼清除以便重新輸入密碼；
    (5)6位密碼輸入都正確后，應有開鎖指示，上鎖時也應有上鎖指示；
    (6)密碼連續三次輸入錯誤，密碼鎖死鎖，并開啟報警，防止竊賊多次試探密碼；
    (7)初始密碼默認為“123456”，密碼可以修改，在密碼鎖打開狀態下，再一次輸入正確的舊密碼及兩次輸入的新密碼一致時，密碼才能修改成功。

2 密碼鎖的系統構成
    根據密碼鎖具有的功能，可將其實現的功能劃分成分頻模塊、鍵盤和數碼管掃描模塊、按鍵抖動消除模塊、按鍵編碼模塊、鍵值到7段數碼管譯碼顯示模塊和主控制模塊等6個子模塊，如圖1所示。

    (1)分頻模塊。它對系統的主時鐘進行分頻，以產生4×8小鍵盤的列掃描信號和6位數碼管的列掃描信號所需要的時鐘。分頻是因為消除按鍵抖動的計數器時鐘要比分頻后掃描時鐘高得多。
    (2)鍵盤和數碼管掃描模塊。它檢測到分頻輸出信號的上升沿到來時，就對掃描的列加1，當掃描到最后一列即第7列，再從第0列開始掃描。當檢測到有鍵按下的掃描控制信號時，則停止列掃描，直至按鍵釋放后，再接著掃描下一列。數碼管的6列掃描信號和小鍵盤的8列掃描信號可以共用，當掃描到小鍵盤的第6、7列時，并沒有掃描6位數碼管，由于掃描速度足夠快，這并不影響數碼管的動態顯示。
    (3)按鍵抖動消除模塊。機械鍵按下時，會產生抖動現象，若不消除，一次按鍵會被錯誤地認為同一鍵被多次按下，從而造成無法正確地輸入密碼。消除的方法可以采用硬件方法如RS觸發器和軟件延時方法，本文采用后者。
    (4)按鍵編碼模塊。它負責將按下鍵的行列位置碼編碼成0～31的鍵值碼，鍵值0～15當作有效的16進制數輸入密碼位，大于等于16的鍵值可以定義成功能鍵，如定義清除密碼鍵[Clear]鍵值為17，確認鍵[Enter]鍵值為23，修改密碼鍵[Chgsecret]鍵值為24，其他沒有定義的鍵可
以預留升級時的備用功能鍵。
    (5)譯碼顯示模塊。它負責將按下的數值鍵0～F譯碼成7段LED共陰極字型碼。
    (6)主控模塊。它依據消除抖動后產生的按鍵釋放信號koff及按下的是數值鍵或功能鍵決定轉移的下一狀態，在不同的狀態完成密碼的比較、修改及多次試探密碼報警提示等多項控制功能。
3 軟件實現
    本文采用VHDL語言實現本密碼鎖系統的設計。對系統中劃分出的每一個模塊功能都可以采用一個進程來描述。分頻、掃描和譯碼顯示三個功能模塊都比較簡單，本文只重點介紹剩余的3個模塊實現原理及進程中的部分關鍵代碼。完整的代碼可以向本文作者發郵件索取。
    根據主控制模塊實現的功能，可以整理成如下圖2所示的流程圖，圖中對修改密碼的流程作了省略。

    實現圖2流程的部分關鍵代碼如下：

    完成消除抖動的進程是在按鍵釋放后還要經過若干個時鐘的延遲再判斷按鍵是否釋放，若真的釋放，信號koff才從0變為1，該信號也是控制模塊根據密碼輸入進行狀態轉移的觸發信號。例如按下鍵產生的前沿抖動，這個抖動產生的假釋放高電壓一般不會持續太多個時鐘(若系統的時鐘頻率高可以增加代碼中計數器的位寬以增加延時)，之后又變為穩定的低電平，則該進程再一次對計數器進行清零，重新判斷。

    鍵值編碼功能是將按下鍵的行列位置碼賦予相應的鍵值，自然地將0～F鍵定義成鍵值為0～15，功能鍵的定義比較隨意。實現的部分代碼如下：
   

4 仿真結果
    本設計在QuartusⅡ9．0軟件平臺上進行了密碼鎖各項功能的波形仿真。
    圖3是輸入了錯誤的密碼123450并按下enter鍵(鍵值23)后，密碼鎖沒有打開的仿真圖，圖4是輸入正確的密碼123456和enter鍵后，密碼鎖能打開的仿真圖。

    圖5是先輸入了一位密碼9，又按了clead鍵(鍵值17)，接著又輸入了正確的密碼123456和enter鍵后，鎖能正確打開的仿真圖。

    圖6是第一次輸入密碼123450，第二次輸入了521087，第三次輸入了450313，3次錯誤的密碼后，啟動防止多次試探密碼功能，密碼鎖進入報警狀態，并維持在報警狀態不退出，相當于密碼鎖處于死鎖狀態。
    圖3～6中的codel～code6是臨時存儲輸入密碼的寄存器。另外，在開鎖狀態下，按下修改密碼Chgsecrer鍵時，進行修改密碼的仿真圖，由于輸入輸出的數據量很多，全景視圖時不是很清楚，只能局部放大瀏覽，這里不再給出。

5 結論
    本密碼鎖的各項功能也在FPGA芯片上EP1K30TC144-3下載通過了驗證，實驗表明，此密碼鎖運行穩定可靠，各項功能都能滿足要求。在實際應用中可將數碼管顯示的密碼一律都用“-”來顯示，起到隱藏密碼位的目的