引言

　　ARM和DSP作為嵌入式技術應用在地震信號處理系統中，能很好地滿足地震加速度計對實時性、高精度以及網絡化的要求，因此，利用光線傳感基于ARM 和DSP雙核微處理器的嵌入式系統設計方案，一方面發揮DSP的快速信號處理能力，且能進行小數運算，提高運算精度，完成地震加速度已調信號的解調和頻譜分析；另一方面充分利用ARM豐富的片上系統資源，能實現解調信號及其頻譜信息的網絡傳輸和顯示，該方案僅通過改變軟件無需重構電路就能方便快捷地實現系統升級。

　　1 系統構成及工作原理

　　地震加速度計由傳感探頭、光電轉換及信號處理系統構成。傳感探頭由采用基于3x3耦合的光纖M—z干涉儀和相關機械部分組成。如圖1所示，干涉儀的輸入端是一只2x2耦合器，輸出端是一只3x3耦合器，被測信號加在干涉儀的傳感臂上。

　　干涉儀的兩臂光纖分別纏繞在傳感頭中的上下兩個力臂圓筒上，當外部施加振動時，簡諧振子施加給信號臂光纖一個縱向的應力，光纖的長度產生變化±△L （應變效應）、光纖芯的直徑d產生變化±△d（泊松效應）、纖芯折射率n產生變化±△n（光彈效應），這些變化將導致光纖中光波的相位發生變化。泊松效應相對應變效應和光彈效應造成的相位變化非常小，可以忽略不計，從而即完成加速度信號對光信號的相位調制。參考臂和信號臂在3x3耦合器內發生十涉，將相位變化轉換成光強變化，輸出的光強信號經PIN轉換為電流信號，輸出給信號處理系統，能進行地震加速度信號的解調、頻譜分析顯示及網絡傳輸控制等。

　　2 信號解調原理

　　對傳感系統中的簡諧振子進行分析可以得出，光波相位變化 Φ（t）與簡諧振子感受的加速度a（t）有如下關系。

　　式中，E為光纖的楊氏模量；A為光纖的橫截面積；為彈簧片剛度系數：為有效光纖長度；m為簡諧振子質量。從（1）式可以看出被測加速度與光相位變化呈線性關系。

　　在3x3耦合對稱情況下，從干涉儀輸出的3路電流信號，經I，v變換電路和放大電路后的輸出為：

　　式中，C 、B （ i=1，2，3）分別為3路輸出的直流分量和交流增益；為被測信號引起的光相位差。從（2）中解出Φ（t），再結合（1）式就可以得到加速度信號。求解Φ（t）的算法框圖如圖2所示。

　　解調輸出信號：

　　結合式（1）和式（3）即可求出加速度a（t）。

　　3 信號處理的硬件實現

　　信號處理子系統的原理框圖如圖3所示。

　　以ARM（選用飛利浦公司的LPC2214）和DSP（Ti公司的TMS320VC5402）為核心，外擴信號調理、A／D采集、網絡控制及液晶顯示模塊。以ARM作為系統控制中心，控制A／D轉換器進行地震加速度已調信號的采集，經DSP的HPI接口將數據存儲到DSP內部RAM 中。完成解調信號的網絡傳輸控制、實時顯示以及TMS320VC5402的HPI引導裝載。而DSP主要進行信號運算，完成解調和FFT頻譜分析。

　　LPC2214控制器片內有16 kbits RAM和256 kbitsFLASHl 31.為了便于系統升級，擴展了128 kbits的外部RAM 和2 Mbits的外部FLASH.由于DSP要對大量的數據進行運算，而內部RAM 空間有限且還要用于存放上電復位后的boot loader程序，所以擴展128 kbits外部RAM.

　　LPC2214有bank。 bank 4個外部存儲器組，而對于圖3中的系統設計，ARM擴展的存儲器或外部I／O器件有6個。所以利用片選信號CS3、地址線A23、A22、A21和一片138譯碼器進行地址空間細分，此片外存儲器或I／O 器件屬于bank，組， 所用地址為0x83000000～0x83ffffff。

　　3.1 信號調理及A，D采集電路

　　信號調理最主要目的是為了去除信號中的噪聲，使被測電壓范圍和AD采樣范圍相匹配以提高采樣精度。本系統選用Anolog Device公司的ADA4861—3專用放大芯片。該芯片集成了3路放大器。采用單5 V供電。通過調節外接電阻的阻值可以獲得1～1 900的放大增益，輸出具有良好的線性度和溫度穩定性。由于放大電路集成在芯片中。故減少了噪聲的引入。

　　選擇MD芯片主要考慮的性能指標有分辨率、轉換速率、輸入通道數、信噪比、輸出接口等參數。因為所采集的加速度信號頻率在1 kHz以內根據奈圭斯特定理采樣頻率 >2 kHz就能無失真地恢復原信號，輸入信號有3路，綜合考慮以上因素本系統選用Anolog Device公司生產的AD7655芯片。該芯片支持4路輸入（INA1、INA2、INB。、INB2），轉換位數達16位，1MSPS的轉換速率，單電源+5 V供電，串／并口輸出方式，雙通道同步采樣。采樣由A。引腳電平控制，A0=0，INA1／INB1采樣同步；A o=1，INA~NB2采樣同步問。參考電壓 面接2.5 V，分辨率為2×VREF／655 36，約為76-3 V.

　　3.2 ARM 和DSP的接口電路

　　ARM 和DSP通過HPI接口進行連接。ARM先向DSP寫入控制字，設置工作模式，然后將訪問地址寫入地址寄存器（HPIA），再對數據鎖存器（HPID）進行讀寫，即可讀出和寫入指定的存儲單元。主機由兩根地址線A 、A 可以尋址到HPI接口的控制寄存器、地址寄存器和數據寄存器[51；由HBIL、HCNTL1、HCNTL0區分16位數據的高、低字節。當向HBIL=0的地址寫入數據時，表示是第1個字節，向HBIL=I的地址寫入數據表示第2個字節。并且在數據交互之前要設置控制寄存器中的BOB位，指示高地址在前還是低地址在前。這一步在程序初始化時由ARM來完成。DSP的片選信號接主機的nCS2，地址空間屬bankz組，即0）【82000000～0x82眥DSP可以通過HINT向主機發出中斷信號，通知主機一幀數據處理完畢。主機收到中斷信號后讀取約定的DSP內部數據空間中的數據進行顯示或網絡傳輸等處理操作。

　　DSP的引導裝載采用HPI方式，中斷2信號用于激活HPI自舉模式。有兩種方式可以用來獲取中斷2引腳上的輸入信號：①將主機中斷HINT與INT2直接相連：②在捕捉到DSP復位向量后的30個時鐘周期內觸發一個有效的外部中斷INT2.由于本設計HINT信號用于向主機產生中斷信號，所以HPI自舉加載采用方式②。注意到在自舉加載的開始，HINT引腳會產生一個有效的中斷信號，所以ARM在初始化時要清除這個中斷。

　　3.3 ARM 和DM9Ooo網絡控制接口

　　DM90OOE是Davicom公司生產的以太MAC控制器。支持10／100 Mbps傳輸速率。電路使用16位總線方式進行控制。即數據總線D?！獶。與芯片的SD。～SD。連接，地址線也進行相對應的連接，片選線與芯片的AEN相連。DM9000E 以太網控制器的基地址為Ox300。而總線的地址線A 與芯片的命令／數據使能端CMD相連，所以對其進行操作的地址是0x300（地址端口）和0x304（數據端口），而結合ARM 的片選線得到的32位地址為0x83000300 （地址端口）和0x83000304（數據端口）。

　　4 系統軟件設計

　　傳統的嵌入式系統軟件設計中，由于廣泛采用單任務順序機制因而編程復雜。同時系統安全性差而導致系統頻繁復位以至無法達到設計目標。本設計在軟件設計中引入tzCOS—II實時操作系統，使程序設計變得非常簡單，將操作系統移植到LPC2214中以提高系統實時性。

　　首先編寫好與硬件接口的驅動程序。應用層程序以任務為編程對象。任務具有任務堆棧、優先級等參數，根據任務的執行順序和重要程度可分配不同的優先級；在任務調度過程中可以通過OSTaskSuspend（os PRIO—SELF）、OSTaskResume（task_prio）函數進行任務之間的切換。本系統可分為DSP boot loader、 D采集、讀HPI、寫HPI、網絡傳輸、液晶顯示等6大任務。在主函數中創建任務，設置任務各項參數。主程序流程圖如圖4所示。

　　5 實驗結果及分析

　　用丹麥產PM4808型振動臺模擬產生地震信號，將光纖傳感器輸出信號輸入到本系統進行解調及頻譜分析網絡傳輸測試實驗，解調實驗結果分別如圖5所示。

　　從圖5可以看出，系統能較準確地解調出原始信號，其誤差主要來源有光纖傳感耦合器的非對稱、A／D量化誤差、模擬電路中殘留的熱噪聲干擾等等。

　　圖6所示為網絡數據包的傳輸情況。其中PC機的IP地址設置為192.168.0.4，本設計系統的IP地址設置為192.168.0.7，端*為10000.實驗證明所設計的嵌入式信號處理系統可以實現基于TCP／IP的網絡通信。

　　6 結語

　　本文設計的雙CPU光纖傳感地震加速度信號處理系統能實時地完成信號解調、頻譜分析及其網絡傳輸，系統靈敏度達4.35 V／g，支持10／100 Mbps速率的以太網傳輸，其提供網絡控制接口對于實現傳感器網絡化、數據共享、遠程監控等具有重要意義采用雙CPU的處理方案，實現了對光纖傳感地震加速度信號的高精度采集和快速處理，并具有以太網傳輸功能，實現了地震加速度數據的共享。