具有低電磁干擾、高吞吐量、低功耗、抗噪聲干擾等特性的接口技術，將成為超便攜和消費產品市場的重要組成部分。本文將討論基于下一代I/O技術的一些應用，這種新的I/O技術能把重新設計的風險降至最低，從而加快視頻基帶設計，并降低電磁干擾(EMI)和總體成本。
亞太地區(尤其是中國)的手機和便攜設備市場是世界最大的市場。這些市場的競爭焦點不僅在于這類產品的成本和性能，而且在于它們投入市場的時間。在中國，本地手機供應商占了總體市場過半。隨著中國手機制造商研發能力快速增長，他們能夠迅速在設計中采用無線射頻(RF)和基帶設計等新技術，工程師和最終用戶對于能夠縮短設計周期、降低成本和改善系統性能的技術極感興趣。以下將要討論基于下一代I/O技術的一些應用。
設計挑戰
1. 高數據吞吐量需要新的信令方案
由于高端手機LCD顯示器的分辨率超過了SVGA(800×600)，而翻蓋式電話中應用處理器和LCD模塊之間的RGB數據吞吐量甚至超過750Mbps(XGA模式，60Hz刷新速度)?，F有的晶體管-晶體管邏輯(TTL)技術在基帶控制器和LCD模塊之間的高擺幅(0V至VCC)限制了邏輯轉換之間的信號數據吞吐量，特別是低電磁干擾要求對邊緣速率提出了限制。對于數據傳輸速率較高的TTL技術，移動電話的翻蓋和機體之間的低帶寬柔性電纜也可能會增加誤碼率，以致需要返修和重新設計基帶，從而嚴重推遲產品上市時間。
此外，由于下一代拍照手機具有三百萬像素以上的分辨率，RGB數據吞吐量(在快拍時被讀回至基帶處理器)進一步把現有TTL技術推向極限。在所有這些因素下，業界需要一種新的信令方案來解決這類問題。
CTL" title="CTL">CTL技術在1Gbps速度下的眼圖" src="http://files.chinaaet.com/images/20110527/f2409f9e-d62a-4178-a282-521636e73ce7.jpg" />
圖1：各種接口信號技術的簡要比較以及CTL技術在1Gbps速度下的眼圖
2. 電磁干擾和敏感性
低電磁干擾幾乎成為所有手機設計人員普遍面對的設計挑戰。由于具有較大的振幅，為了快速切換邏輯狀態，傳統的TTL技術通常具有較高的邊緣速率，因而造成反射和電磁干擾問題。降低TTL信號的邊緣速率雖然可以減小反射和電磁干擾，但卻限制了數據吞吐量。這一問題在使用低帶寬柔性電纜發送信號的手機設計中更為明顯。為了達到更大的數據吞吐量，TTL邏輯的邊沿變化速率必須提高，但這也會造成更高的電流變化速率，并且會在一個較大的頻率段上引起更高的電磁干擾輻射。此外，在邏輯電平變換時發生的任何反射不僅會引起更多磁性輻射而且會增加誤碼率。對于手機設計而言，柔性電纜周圍的電磁干擾噪聲很大，因此需要更好的共模噪聲抑制能力，而這正是低電壓差分信令(LVDS)等差分信號技術的特點。
I/O解決方案
如上所述，低功耗、高吞吐量以及超低電磁干擾信令技術是便攜和消費產品應用設計的關鍵。因此，類似LVDS的差分信令技術在改善數據吞吐能力、抗噪聲能力或電磁干擾性能方面成為系統的一個重要設計環節。LVDS的最大優點之一是其在正和負輸出端的電流方向相反。如果輸出正負端靠得夠近，應該能夠使電磁輻射相互抵消，這將大幅降低手機的電磁干擾和對手機本身通訊信號的影響。在手機等電池供電應用要求更低功耗的情況下，具有較低VCC工作能力的降低功耗LVDS技術版本(LpLVDS" title="LpLVDS">LpLVDS)是滿足便攜設計需求的關鍵。除了LpLVDS，飛兆半導體還開發了下一代I/O技術，即電流傳送邏輯(CTL)，以提供更低功耗和更低電磁干擾的優勢。
圖1所示為各種接口信號技術的簡要比較以及CTL技術在1Gbps速度下的眼圖。與傳統LVDS技術相比，CTL技術每個通道的功耗要小30%。同時，CTL I/O的電磁干擾比傳統LVDS技術低10dB，比TTL技術低20dB。使用圖1中的波形圖可以解釋原因，對于相同的時間間隔(這意味著相同的吞吐量)，CTL技術可以使用低很多的邊沿上升速率輕易地在邏輯“0”和“1”之間進行切換，而CTL的擺幅僅為65mV，較傳統LVDS技術的350mV量級相比小得多。較低的di/dt無疑能有效地減小磁性輻射。
數據傳送解決方案
圖2：uSerDes在帶有RGB接口的智能電話設計中的應用實例。
LpLVDS和CTL只提供針對LCD、相機成像器以及基帶處理器之間接口的I/O解決方案。只有在采用某些并行至串行數據傳送方案時，兩者才能發揮其強大功能。借著鎖相環路(PLL)技術，可以利用PLL輸出的倍頻頻率將多個并行輸入轉換成串行流，這種電路一般稱為串化器。使用同樣的方式，當數據抵達顯示屏一側時，串行流經內部第二個PLL解碼，并被變換回并行TTL信號以驅動LCD模塊(LCM)。解碼電路被稱作解串器，傳統的串化器和解串器的雙PLL結構會增加功耗，飛兆半導體公司的單PLL uSerDes可以幫助設計人員借助LpLVDS和CTL I/O進一步節省功率，降低功耗。
設計實例
圖2所示為典型的LCD屏的“寫”操作，此處采用基于LpLVDS或CTL I/O技術的uSerDes，從基帶處理器向LCD顯示器傳遞RGB數據。這是雙處理器的翻蓋式智能電話設計中一種典型RGB接口。使用LpLVDS技術或CTL技術，應用處理器上LCD接口輸出的16位TTL并行數據總線，被串行化成單一高吞吐量差分數據流(D+和D-)。這種設計不僅有效地降低電磁干擾，而且因為省去了機體和翻蓋之間大量電纜和連接器，所以成本也得以顯著降低。此外，由于LpLVDS和CTL技術的電磁干擾輻射超低，因此無需采用電磁干擾濾波器，進一步降低了成本。
本文小結
隨著未來3G手機的高分辨率顯示器和相機等多媒體應用需求的增長，設計人員將逐漸從現時的并行TTL接口技術轉向差分串行互聯技術。具有低電磁干擾、高吞吐量、低功耗、抗噪聲干擾等特性的接口技術，將成為超便攜和消費產品市場的重要組成部分，而這些產品市場包括了手機、攝像機、打印機，以及其它對功率和電磁干擾有限制的顯示終端。