雖然已經有早期的USB3.0產品上市，但向超速（SuperSpeed）USB的大規模轉換還沒有開始。部分問題是USB 2.0已經十分普及，生產成本非常低。高帶寬設備（如視頻攝像機和存儲設備）成為了SuperSpeed USB的第一批應用對象。然而，至少目前為止，成本因素將USB 3.0實現仍限制用于較高端的產品。
除了廣泛部署任何 新的行業標準所面臨的固有挑戰外，USB 3.0不僅僅是USB 2.0的常規升級，因為USB 3.0可以提供10倍的性能提升。雖然性能提高了，但消費者對低成本互連的期望一直沒有改變。這就給工程師帶來了巨大的壓力，他們只能使用速度低得多的通道，同時仍要在各種條件下確保可靠性、互操作性和高性能。確保物理層（PHY）一致性的測試和認證從未有現在這么關鍵或重要。
USB 3.0共享許多其它高速串行技術（如PCI Express和串行ATA）的特性：8b/10b編碼、顯著的通道衰減以及擴展頻譜時鐘。本文將討論一致性測試方法，以及如何對發送端、接收端、電纜及互連實施最精確、可重復的測量。掌握這些技巧后，到SuperSpeed平臺集成實驗室（PIL）的旅程也許會更精彩。
高速Vs.超速
USB 3.0可以滿足帶寬日益增加的需求，能夠支持應用提供更加實時的體驗。目前在用的USB設備數量估計超過10億，因此USB 3.0需要具有后向兼容功能，以支持傳統的USB 2.0設備。當然，USB 2.0和3.0之間還有多個重要的PHY區別（表1）?！ ?img alt="" src="http://files.chinaaet.com/images/20110530/2d1438b7-9677-4a05-86f2-0e5ff29446b2.jpg" />
為了應對與更高速度接口有關的新挑戰，SuperSpeed USB一致性測試已經作出了很大的修改。USB 2.0接收端的驗證包括接收端靈敏度測試。USB 2.0設備必須響應150mV或150mV以上的測試包，同時忽略（抑制）低于100mV的信號。
另一方面，SuperSpeed USB接收端必須在有許多信號損傷的條件下還能正常工作，因此測試要求比USB 2.0更加嚴格。設計師還必須考慮傳輸線效應，并且使用包括在發送端進行去加重、在接收端進行連續時間線性均衡（CTLE）在內的均衡技術。如今還要求在接收側進行抖動容限測試，但使用擴頻時鐘（SSC）和異步參考時鐘可能導致互操作性問題。
評估USB 3.0串行數據鏈路的另外一個重要部分是測量波形和互連通道行為之間的復雜交互。以下假設已經不再成立：因為發送端輸出信號符合眼圖模板，所以在所有通道達到給定損耗條件下設計都能正常工作。為了理解在給定最差通道條件下發送端的余量，除了一致性要求外，你還需要建模通道和電纜的組合，并使用通道建模軟件分析通道效應（圖1）。
發送端的一致性測試
發送端測試需要使用各種測試圖案（表2）。每種圖案的選擇依據是與評估圖案的測試有關的特征。CP0是一個D0.0擾碼序列，用于測量確定性抖動（Dj），比如數據關聯抖動（DDJ）。而CP1是一種無擾碼的D10.2全速時鐘圖案，不產生DDJ，因此更加適合用于評估隨機抖動（RJ）。
抖動和眼圖高度是在應用均衡器函數和合適的時鐘恢復設置（二階鎖相環或PLL，閉環帶寬是10MHz，阻尼系數為0.707）之后用100萬個連續單位間隔測量的。抖動結果的計算方法是以1 x 10-12的誤碼率（BER）從測量數據總量中提取抖動性能。例如，利用抖動外推法，目標RJ等于測量得到的RJ（rms）乘以14.069。
圖2顯示了標準化的發送端一致性測試裝置，其中包括參考測試通道和電纜。測試點2（TP2）最靠近被測設備（DUT），而測試點1（TP1）是遠端測量點。所有發送端的常規化測量都是在TP點的信號上進行的。
在TP1點采集到信號后，可以使用一款稱為SigTest的軟件工具進行數據處理，類似于正式的PCI Express一致性測試。對于要求預先一致性測試、表征或調試的應用，還可以用其它工具深入觀察不同條件或參數下的設計行為。帶USB 3.0特定軟件的高速示波器可以提供自動的標準化和信息化PHY發送端測試。這些工具可以確保測試設備得到了正確配置，從而有效節省時間。
在測試完成后，一份詳細的通過/失敗測試報告將突出顯示可能存在設計問題的地方。如果在不同測試位置（例如公司實驗室，測試室）之間出現矛盾，應該使用前次測試運行時保存的數據再次執行測試。
在要求進一步分析的場合，可以用抖動分析和眼圖分析軟件進行查錯和設計表征。例如，一次可以顯示多個眼圖，允許工程師分析不同的時鐘恢復技術或分析軟件通道模型的效果。另外，可以使用不同的濾波器分析SSC效應，最終解決系統互操作性問題。
雖然已經有早期的USB3.0產品上市，但向超速（SuperSpeed）USB的大規模轉換還沒有開始。部分問題是USB 2.0已經十分普及，生產成本非常低。高帶寬設備（如視頻攝像機和存儲設備）成為了SuperSpeed USB的第一批應用對象。然而，至少目前為止，成本因素將USB 3.0實現仍限制用于較高端的產品。
除了廣泛部署任何 新的行業標準所面臨的固有挑戰外，USB 3.0不僅僅是USB 2.0的常規升級，因為USB 3.0可以提供10倍的性能提升。雖然性能提高了，但消費者對低成本互連的期望一直沒有改變。這就給工程師帶來了巨大的壓力，他們只能使用速度低得多的通道，同時仍要在各種條件下確?？煽啃?、互操作性和高性能。確保物理層（PHY）一致性的測試和認證從未有現在這么關鍵或重要。
USB 3.0共享許多其它高速串行技術（如PCI Express和串行ATA）的特性：8b/10b編碼、顯著的通道衰減以及擴展頻譜時鐘。本文將討論一致性測試方法，以及如何對發送端、接收端、電纜及互連實施最精確、可重復的測量。掌握這些技巧后，到SuperSpeed平臺集成實驗室（PIL）的旅程也許會更精彩。
高速Vs.超速
USB 3.0可以滿足帶寬日益增加的需求，能夠支持應用提供更加實時的體驗。目前在用的USB設備數量估計超過10億，因此USB 3.0需要具有后向兼容功能，以支持傳統的USB 2.0設備。當然，USB 2.0和3.0之間還有多個重要的PHY區別（表1）。
為了應對與更高速度接口有關的新挑戰，SuperSpeed USB一致性測試已經作出了很大的修改。USB 2.0接收端的驗證包括接收端靈敏度測試。USB 2.0設備必須響應150mV或150mV以上的測試包，同時忽略（抑制）低于100mV的信號。
另一方面，SuperSpeed USB接收端必須在有許多信號損傷的條件下還能正常工作，因此測試要求比USB 2.0更加嚴格。設計師還必須考慮傳輸線效應，并且使用包括在發送端進行去加重、在接收端進行連續時間線性均衡（CTLE）在內的均衡技術。如今還要求在接收側進行抖動容限測試，但使用擴頻時鐘（SSC）和異步參考時鐘可能導致互操作性問題。
評估USB 3.0串行數據鏈路的另外一個重要部分是測量波形和互連通道行為之間的復雜交互。以下假設已經不再成立：因為發送端輸出信號符合眼圖模板，所以在所有通道達到給定損耗條件下設計都能正常工作。為了理解在給定最差通道條件下發送端的余量，除了一致性要求外，你還需要建模通道和電纜的組合，并使用通道建模軟件分析通道效應（圖1）。
發送端的一致性測試
發送端測試需要使用各種測試圖案（表2）。每種圖案的選擇依據是與評估圖案的測試有關的特征。CP0是一個D0.0擾碼序列，用于測量確定性抖動（Dj），比如數據關聯抖動（DDJ）。而CP1是一種無擾碼的D10.2全速時鐘圖案，不產生DDJ，因此更加適合用于評估隨機抖動（RJ）。
抖動和眼圖高度是在應用均衡器函數和合適的時鐘恢復設置（二階鎖相環或PLL，閉環帶寬是10MHz，阻尼系數為0.707）之后用100萬個連續單位間隔測量的。抖動結果的計算方法是以1 x 10-12的誤碼率（BER）從測量數據總量中提取抖動性能。例如，利用抖動外推法，目標RJ等于測量得到的RJ（rms）乘以14.069。
圖2顯示了標準化的發送端一致性測試裝置，其中包括參考測試通道和電纜。測試點2（TP2）最靠近被測設備（DUT），而測試點1（TP1）是遠端測量點。所有發送端的常規化測量都是在TP點的信號上進行的?！ ?img alt="" src="http://files.chinaaet.com/images/20110530/0320a82a-9592-4b0e-8ab3-3509b5dec808.jpg" />
在TP1點采集到信號后，可以使用一款稱為SigTest的軟件工具進行數據處理，類似于正式的PCI Express一致性測試。對于要求預先一致性測試、表征或調試的應用，還可以用其它工具深入觀察不同條件或參數下的設計行為。帶USB 3.0特定軟件的高速示波器可以提供自動的標準化和信息化PHY發送端測試。這些工具可以確保測試設備得到了正確配置，從而有效節省時間。
在測試完成后，一份詳細的通過/失敗測試報告將突出顯示可能存在設計問題的地方。如果在不同測試位置（例如公司實驗室，測試室）之間出現矛盾，應該使用前次測試運行時保存的數據再次執行測試。
在要求進一步分析的場合，可以用抖動分析和眼圖分析軟件進行查錯和設計表征。例如，一次可以顯示多個眼圖，允許工程師分析不同的時鐘恢復技術或分析軟件通道模型的效果。另外，可以使用不同的濾波器分析SSC效應，最終解決系統互操作性問題。
均衡考慮事項
由于有較大的通道衰減，SuperSpeed USB要求采用某種形式的補償機制來打開接收端的眼圖。發送端一般采用去加重形式的均衡技術。歸一化的去加重比率在線性刻度下規定為3.5dB或1.5x。舉例來說，當跳變沿比特電平為150mVp-p時，非跳變沿比特電平將為100mVp-p。
CTLE一致性均衡實現包括裸片上的有源接收端均衡或無源高頻濾波器（比如電纜均衡器中使用的濾波器）。這種模型非常適合用于一致性測試，因為在描述轉移函數時非常簡單。CTLE實現在頻域有一組極點和零點，因此在目標頻率處會出現峰值。
CTLE實現對設計而言更加簡單，并且比替代性技術消耗更低的功率。然而，在某些情況下，由于適配性、精度和噪聲放大等方面的限制，它們可能還不夠。其它技術包括前饋均衡（FFE）和判定反饋均衡（DFE），這些技術使用經比例因子加權的數據樣本來補償通道損耗。
CTLE和FFE都是線性均衡器，因此都會由于高頻噪聲的提升而出現信噪比的劣化。然而，DFE在反饋環路中使用非線性元件，因而能最大限度地減少噪聲放大，補償碼間干擾（ISI）。圖3所示例子顯示了經過顯著通道衰減后的5Gbit/s信號以及使用去加重、CTLE和DFE技術均衡過的信號。
USB 3.0接收端測試
USB 3.0接收端測試類似于其它高速串行總線接收端的一致性測試，一般分為三個階段，開始是受壓眼圖校準，然后是抖動容限測試，最后是分析。下面讓我們看看這個過程的流程圖（圖4）。
受壓眼圖校準使用最糟糕信號，這個信號通常在垂直方向（通過增加的抖動）和水平方向（通過將幅度設置為接收端在部署時能看到的最低值）都有損傷。當任何測試夾具、電纜或儀器發生改變時都必須執行受壓眼圖校準。
抖動容限測試將校準后的受壓眼圖用作輸入，然后施加更高頻率帶來的附加正弦抖動（SJ）。這種SJ將作用于接收端內的時鐘恢復電路，因此不僅使用最差信號條件測試了接收端，而且時鐘恢復也得到了明確的測試。最后，通過分析評估測試完成后是否需要執行額外的設計任務才能達到一致性。
受壓眼圖校準過程首先要用一致性夾具、電纜和通道設置好測試設備（圖5）。下一步是反復測量和調整各種類型的外加應力，如抖動。校準步驟執行時不需要DUT，但需要一致性測試夾具、通道以及測試設備產生的特定數據圖案。測試儀器應能執行兩種功能——能夠增加各種應力的圖案發生功能，以及抖動和眼圖測量等信號分析功能。
校準受壓眼圖時必須完成三種損傷校準：RJ、SJ和眼圖高度。每種校準都要求對圖案發生器和分析儀進行特定的設置。對每組電纜、適配器和儀器也必須做一次受壓眼圖校準。
由于使用不同的適配器和參考通道組，主機和設備將經過不同的受壓眼圖校準過程。一旦完成后，校準眼圖的設置可以重復使用，只有當設備設置發生改變時才必須做再次校準。
額外的圖案發生器要求
前面已經介紹了要求校準的全部事項，下面讓我們再看看每步校準對圖案發生器的附加要求，包括使用的數據圖案、去加重程度、SSC是否應激活等。在受壓眼圖校準方案中，列出了兩種圖案，即CP0和CP1。表3列出了所有的USB 3.0一致性圖案供參考。
CP0是一種8b/10b編碼、PRBS-16數據圖案（將D0.0字符送到USB 3.0發送端中進行擾碼和編碼的結果）。經過8b/10b編碼后，最長的連1或連0長度從PRBS-16圖案中的16比特減少到了5個比特。CP3是類似于8b/10b編碼過的PRBS-16的圖案，其中包含最短（單個比特）和最長的相同比特序列。
CP1是用于RJ校準的時鐘圖案。許多儀器在RJ測量時采用dual-Dirac隨機與確定性抖動分離方法。使用時鐘圖案可以避免dual-Dirac方法的一些缺陷，例如將DDJ報告為RJ，特別是針對長圖案。通過使用時鐘圖案，作為ISI結果的DDJ將從抖動測量中消除，從而形成更精確的RJ測量結果。
在圖案發生器和分析儀之間的有損通道（即USB 3.0參考通道和電纜）將導致垂直和水平方向表現為眼圖關閉的頻率相關損耗（圖6）。為了解決這種損耗問題，需要使用發送端去加重技術提升信號中的高頻分量，從而使BER為10-12或更高的工作鏈路有足夠好的接收眼圖?！ ?img alt="" src="http://files.chinaaet.com/images/20110530/9624cdc1-6602-4d31-b616-f15a7f55c69b.jpg" />
從這些眼圖可以看出，沒有去加重時所有幅度名義上都是相同的。采用去加重后，跳變沿比特的幅度要高于非跳變沿比特的幅度，從而有效提升了信號的高頻分量。
在通過有損通道和電纜后，沒有經過去加重處理的信號將受到碼間干擾（ISI）的影響，眼圖開度要比經過了去加重的信號小。同時，采用去加重的信號是全開的。從這里可以看出，去加重程度會影響ISI和DDJ的程度，進而影響接收端的眼圖開度。
在同步數字系統（包括USB 3.0）中經常使用SSC來減小電磁干擾（EMI）。如果不使用SSC，數字流頻譜中的載頻（即5Gbps）及其諧波處會出現大幅度的尖峰，并且有可能超過調整極限（圖7）。
為了防止出現這個問題，可以用SSC擴展頻譜能量。在這個案例中載頻被一個三角波所調制。用于接收端測試的頻率“擴展”量是5000ppm或25MHz，頻率調制周期為33kHz或每隔30μs，即三角波的一個周期。經過SSC后，頻譜中的能量得到了擴展，不會再有單個頻率破壞規范極限。
如前所述，USB 3.0中的接收側均衡可以改善被碼間干擾損傷的信號，這種碼間干擾是由于參考通道和電纜中的頻率相關損耗引起的。這種概念等同于去加重——通過信號處理方法提升信號中的高頻分量。
雖然設備或主機中的接收端均衡電路與具體實現有關，但USB 3.0標準為一致性測試規定了CTLE（圖8）。這種CTLE必須在進行一致性測試測量（都是針對發送端測試，在本例中是接收端受壓眼圖校準）之前，由誤碼率測試儀（BERT）或示波器等參考接收端實現，并且通常采用軟件模擬的方式。
使用CTLE模擬進行抖動測量主要影響由信號處理方法引起的抖動，即ISI。CTLE模擬不影響與數據圖案（如RJ和SJ）不相關的抖動分量，雖然根據一致性測試規范（CTS）這兩種測量都要求使用CTLE。另一方面，眼圖高度會直接受到影響，因為ISI影響測量。
抖動測量時必須使用具有一致性抖動轉移函數（JTF）的時鐘恢復“黃金PLL”，如圖9中的藍線所示。JTF表明了有多少抖動從輸入信號轉移到下游分析儀。在本例中，-3dB截止頻率是4.9MHz。
在更低的SJ頻率（沿著JTF的傾斜部分，此處的PLL環路響應是平坦的），恢復時鐘跟蹤數據信號上的抖動。這樣，相對于時鐘的數據抖動將按照JFT得到衰減。在較高的SJ頻率點，JTF變平，PLL響應向下傾斜，信號中的SJ部分被轉移到下游分析儀。除了受壓眼圖校準期間的SJ外，所有測量都規定要使用一致性JTF。
一旦受壓眼圖完成校準，接收端測試就可以開始了。USB 3.0與以前的USB 2.0不同，要求進行BER測試。采用抖動容限測試形式的BER測試僅是接收端測試要求的測試項目。抖動容限測試使用最差輸入信號條件試驗接收端（受壓眼圖的校準見前面部分）。在受壓眼圖頂部，圍繞JTF的-3dB截止頻率且覆蓋一定頻率范圍的一系列SJ頻率和幅度被注入測試信號，同時由誤碼檢測器監視接收端的錯誤或比特誤碼，并計算BER。
本文小結
隨著USB 3.0開始走向主流，需要對發送端和接收端進行成功的一致性和認證測試，這是將新產品推向市場的關鍵。這些產品不僅要求能與其它USB 3.0設備一起工作，而且要滿足消費者對各種條件下的性能和可靠性的期望值。
性能的急劇提高帶來了許多新的測試要求，也使得設計和認證比前代標準更具挑戰性。幸運的是，有一整套測試工具和資源可以用來協助SuperSpeed USB商標認證。