二十五年以來，賽靈思公司始終處于可編程邏輯革命的前沿，引領FPGA平臺技術的發明和不斷升級。 在此期間，FPGA所扮演的角色也從僅僅用于設計原型膠合邏輯發展到在眾多應用和市場中成為可替代ASIC和ASSP器件的高度靈活的解決方案。 

    對于那些希望在當今極度不穩定的全球經濟環境中成功競爭和生存的全球性系統廠商來說，賽靈思FPGA已經成為從戰略上來說非常關鍵的因素。對于賽靈思公司以及我們的客戶來說，曾經的可編程革命已經演化成“可編程必技術勢在必行”（programmable imperative）的現實。 

 可編程必技術勢在必行

     從客戶的角度來看，可編程技術勢在必行是企業少花錢多辦事、盡可能減少風險以及為了生存而保證產品差異化的需要。 本質上就是追求同時滿足互相沖突的要求。這些看起來互相沖突的要求源于不斷演化的產品要求，如成本、功耗、性能和密度，以及不斷加劇的商業挑戰，如市場窗口不斷縮小、易變的市場需求、有限的工程預算、不斷攀升的ASIC和ASSP沉沒工程成本、越來越高的復雜性以及不斷增加的風險。 

    對賽靈思來說，要滿足對可編程技術勢在必行的需求需要從兩方面做工作。 首先是通過可編程硬件的不斷創新，在每個工藝結點在FPGA關鍵性能指標的每個方面（價格、功率、性能、密度、功能以及可編程能力）都提供業界領先的價值。 第二點就是要為客戶提供更簡單、更智能并且戰略上更可行的設計平臺，幫助他們在眾多行業中創建世界一流的基于FPGA的解決方案。這也就是賽靈思所稱的目標設計平臺（targeted design platforms）。 

    賽靈思目標設計平臺提供了靈活性、可用性以及開發速度的完美組合。 簡要看一下目標設計平臺的三層結構就可以清晰地看到賽靈思是如何做到這一點的（參考圖1）。 

圖 1：目標設計平臺（Targeted Design Platform）

    賽靈思目標設計平臺支持客戶用更少的時間完成應用基礎部分，從而可以將更多的時間用于提供設計所獨有的價值。

  基礎平臺

     基礎平臺是為賽靈思所有新硬件產品提供支撐的基礎，同時也是所有賽靈思目標設計平臺的基礎。 因此，也是開發和運行客戶軟件應用和硬件設計的最基礎的平臺。 

    基礎平臺包括一組完好集成的、充分測試和認證的組件，可幫助客戶立即開始設計。  

這些基本組件包括：  

• FPGA 硬件
• ISE Design Suite設計環境
• 第三方綜合、仿真和信號綜合工具
• 通用的參考設計，如存儲器接口和配置設計
• 用于運行參考設計的開發板
• 眾多應用廣泛的IP，如GigE、Ethernet、存儲器控制器以及PCIe 

特定領域平臺

      目標設計平臺的下一層是領域專用平臺。 領域專用平臺通常在基礎平臺發布后三到六個月發布。每個領域專用平臺瞄準賽靈思FPGA三大用戶群體中的一個群體：嵌入式處理開發人員，數字信號處理（DSP）開發人員，或邏輯/連接功能開發人員。 這也是目標設計平臺的真正威力開始顯現的地方。 

    領域專用平臺對基礎平臺進行的提升，通常集成了一組可預測的、可靠且智能的專用技術，包括：  

• 更高級設計方法學和工具
• 領域專用的嵌入式、DSP和連接功能IP
• 領域專用的開發硬件和子卡
• 針對嵌入式處理、連接功能和DSP而優化的參考設計
• 操作系統（嵌入式處理所需的）和軟件  

    這些平臺中的每個組件和單元都經過了測試和認證，并且由賽靈思和合作伙伴提供支持。 利用合適的領域專用平臺開始設計能夠節約數周甚至數月的開發時間。 

 特定市場平臺  

     市場專用平臺綜合了多種相關技術，可幫助軟件或硬件開發人員快速構建并運行特殊的應用或解決方案。 市場專用平臺針對汽車、消費、軍事/航空航天、通信、音頻視頻廣播或工業科學醫療等特定市場而優化，集成了基礎平臺和領域專用平臺的資源，同時還提供客戶專用軟件和硬件設計中用得到的更高級組件。 

    與基礎平臺和領域專用平臺相比，市場專用平臺可能更多地信賴第三方認證IP。 市場專用平臺包括： 基礎平臺和領域專用平臺、參考設計、以及用于運行參考設計電路板（或子板）。所有這些都針對特定的市場（如，車道偏離預警系統、視頻數據分析以及顯示處理等）而優化。 

    賽靈思公司通常在發布領域專用平臺之后三到六個月發布市場專用平臺，主要是通過瞄準關鍵增長市場的參考設計、IP和軟件來進一步增強領域專用平臺。 最初，賽靈思瞄準的市場主要包括通信、汽車、視頻和顯示等。所提供的平臺組件可幫助快速完成設計中大多數的基本但又耗費精力的工作，這樣可以進一步將客戶從這部分工作中解脫出來，從而能夠將精力真正集中于為最終解決方案創造獨特的價值。 

    這種系統化的平臺開發和發布策略為賽靈思及其客戶提供了持續不斷地高效滿足“可編程技術勢在必行”這一現實需求的框架。 

 平臺的支持性要素

      賽靈思公司對這些平臺的不斷增強使得目標設計平臺的可用性和性能都大大提高。 這些基礎性的改變和增強主要集中在六個主要方面：  

• 設計環境增強
• 提出并實現“可插接IP”概念
• 新的經過認證的參考設計
• 可擴展的統一開發板和套件策略
• 生態系統和合作伙伴擴展
• 支持目標設計平臺方法的設計服務  

設計環境增強

    Virtex-6 和 Spartan-6可編程器件所提供的高性能豐富資源，相關目標設計平臺也提供了強大功能。這些都使得單一設計流程或環境無法滿足所有設計人員的需求。 系統設計師、算法設計人員、軟件編程人員以及邏輯設計人員分別屬于不同的用戶群體，每個都對設計方法和相關設計環境有著獨特的要求。 與采用獨立修正工具解決問題的思路不同，賽靈思公司針對每一用戶提供所需要的或優選的設計方法學，即利用最合適的設計流程來滿足其特定需要。 在這一層次上，設計語言可以是HDL (VHDL/Verilog) 、 C、C++、Matlab或其它某類設計人員廣泛使用的高層語言。設計抽象也從模塊或器件，延伸到系統級。 結果就是為每一用戶群體提供了最適用的設計方法學和完整的設計流程，包括設計創建、設計實現以及設計驗證。 

    為說明這一問題的復雜性，我們來看一下“邏輯設計人員”這一用戶群體。要充分了解他們，就必須考慮這一群體在不同專業技術層次的需求。 這一群體的一個最基本特點是希望用最少的工作量或知識就能夠完成設計，即他們是所謂的“按鈕式用戶”（push-button user）。 按鈕式用戶只需要“夠好”的結果就行了。 與他們不同，更為高級的用戶就需要一定程度的交互能力來從設計中獲得更大的價值。而“專業級用戶”則需要對大量的參數進行完全的控制。 再考慮一下傳統的ASIC設計人員，由于ASIC開發不斷提高的成本和風險，他們需要將原有設計移植到FPGA（一個正在發展的趨勢）。很明顯，賽靈思公司必須提供每一類用戶所熟悉的能夠滿足他們要求的目標設計流程和工具。 

    ISE Design Suite最新版本包括的大量修改都是與實現目標設計平臺相關的。 新版本提供了完全的工具鏈，可滿足嵌入式、DSP以及邏輯和連接功能設計人員等每個用戶群體的專家級用戶需求，同時還包括了針對按鈕式用戶和ASIC設計師等群體的特殊調整。 嵌入式和DSP設計流程的緊密集成可支持單系統內無縫集成嵌入式、DSP、IP和用戶模塊。 

    為進一步提高生產力并幫助用戶更好地管理設計復雜性，新版ISE Design Suite支持設計人員通過在設置中簡單地選擇設計目標來確定面積、性能或功耗要求。 然后，設計工具就會通過特別的優化來幫助滿足設計目標。 此外，ISE Design Suite還大大加快了布局布線和仿真運行速度，編譯時間縮短了一倍。 最后，賽靈思還采用了FLEXnet許可證技術，通過流動許可證跟蹤設計工具使用情況。 

 可插接IP（Socketable IP）

     賽靈思發明了可插接IP（socketable IP）這一詞來表示不需要很多支持客戶就可方便使用的IP，也就是即插即用型IP。 遠在制定即插即用型IP標準之前，賽靈思早就已經在開發IP核。 然而，過去10多年，隨著IP行業逐漸成熟，擁有大型IP庫的企業開始認真考慮保存和擴展這一投資的方法。 為實現這些目標，IP行業采用的標準之一就是IP-XACT。 賽靈思也開始采用這一行業標準的IP庫格式。將 ISE Design Suite中的CORE Generator(TM)工具開放給第三方和客戶IP，從而支持設計重利用。 COREGenerator 軟件提供了用戶可定制的功能目錄。就復雜度來說，從存儲器和FIFO等通用功能，直到濾波器和變換等系統級構建模塊都有。 

    此外，賽靈思還采用并擴展了建議的IEEE IP Quality (QIP)標準，并將其同時用于賽靈思自己以及合作伙伴開發的IP。 作為行業領導廠商，賽靈思公司很久之前就開發并提供專有的加密技術，并且是唯一經過認證的符合美國國內政府標準的安全解決方案FPGA供應商。 現在，賽靈思正在利用其豐富的知識和經驗來幫助推動IEEE標準（IEEE Std 1735）。 一旦獲得批準，這一標準將可使賽靈思簡化IP庫中所有可插接IP（無論是誰開發的）的安全保證。 

 經過認證的參考設計

      通過認證參考設計的分類方法，賽靈思與強大的第三方合作伙伴一起理順了參考設計的開發和提供過程。 認證參考設計滿足并超過標準參考設計的要求。 賽靈思將會繼續支持許多標準參考設計（參考表1），但認證參考設計將盡可能基于經過認證的IP組件。他們在目標硬件上的使用是有保證的，并且在產品生命周期內都能夠獲得支持。 

    這一創新的影響為多個領域提供了一個共同的起始點，可滿足不同用戶群體的要求，因此將會涉及到目標設計平臺的每一層。 這樣，新的基礎平臺將為所有領域提供更大的互操作能力并提高易用性。

 表1： 參考設計標準矩陣

 統一的開發板戰略  

     從Virtex-6 和 Spartan-6系列開始，賽靈思采用了新的統一開發板策略，使得賽靈思公司及其生態合作伙伴廠商更高效地創建標準化的互相協調的基礎開發板。 這些可擴展的靈活的基礎開發板都采用了子卡擴展的業界標準FPGA多層板（FMC）。 VITA支持的FMC (VITA 57)標準在開發時就考慮到了FPGA，并且獲得越來越多的硬件、開發板和系統廠商支持。 我們所有的基礎開發板都采用這一標準，因此為所有賽靈思目標設計平臺創造了一個統一的可擴展的板開發機制。 

生態系統和合作伙伴擴展

    過去二十多年時間里，賽靈思公司及我們的合作伙伴通過賽靈思合作伙伴計劃開發了大量IP、開發板、工具、服務以及技術支持項目。 在這些聯盟合作伙伴的基礎上，目標設計平臺將會在第三方IP、軟件、開發板和設計服務方法有更長足的發展，并且能夠更好地為客戶設計服務。 為了更好地促進合作伙伴產品與賽靈思設計平臺的集成，賽靈思正在從傳統的封閉平臺方法向開放平臺方法轉變。 具體來說，賽靈思正在進一步轉向行業標準接口。 例如在IP領域，賽靈思開始采用業界標準互連標準、IP庫標準以及業界標準的加密方法。 賽靈思還將定義并開發應用編程接口，進一步方便在用戶設計流程中采用第三方工具，從而真正使用戶能夠方便地使用同類最佳的設計創建、驗證和實施工具。 

    這些改變極大地方便了設計人員以及賽靈思第三方聯盟合作伙伴，使他們能夠更容易地將自己的產品和服務集成到標準化的開發、集成和最終提供體系中來。 這些改變將會極大提高第三方聯盟合作伙伴以及我們共同客戶的開發效率。 

 工程服務   

    賽靈思公司提供的工程服務以及第三方聯盟合作伙伴提供的經過認證的服務進一步增強了目標設計平臺，允許客戶將更多精力集中在核心競爭力所在、進一步提高從產品開發到產品上市的速度并降低固定工程成本。 這些服務為客戶提供了所需要的工程資源，可幫助他們提升自己的設計團隊。同時這些服務還為客戶提供專業的針對特定設計的建議。 賽靈思公司根據客戶要求來定制其工程服務，范圍從實際動手的培訓直到提供全面的設計創建和實現服務。 

    具體來說，賽靈思工程服務包括賽靈思設計服務、鈦金級特種工程服務以及QuickStart! 賽靈思設計服務的FPGA設計專業人士可幫助客戶完成所有設計或其中某些部分。 這些資深的專家隊伍能夠為客戶提供專注于項目設計和管理的交鑰匙式開發能力。 鈦金級特種工程服務為客戶提供專門化的FPGA能力。這一現場工程服務方式專注于目標設計平臺的基礎級和領域專用級（如提供FPGA嵌入式設計經驗）。 QuickStart!是一種預先定制的服務選擇，為客戶提供兩天的專門培養和三天的實際動手培訓，利用基礎平臺級以及領域專用級的多種不同組件為客戶設計提供支持。

 目標設計平臺應用舉例

例子: Spartan-3A DSP FPGA視頻入門套件  

    通過Spartan-3A DSP FPGA 和視頻入門套件的推出，賽靈思成功地測試和驗證了目標設計平臺概念的相當大部分。 Spartan-3A DSP FPGA視頻入門套件采用的基礎平臺包括一片Spartan-3A DSP3400A FPGA和基礎IP。 從這里出發，賽靈思添加了領域專用的組件，如一塊FMC-Video I/O子卡，一個CMOS相機模塊以及全面的賽靈思開發工具，包括一年的嵌入式開發套件和System Generator for DSP使用許可。 為加速開發過程，這一市場專用平臺還包括了圍繞一種嵌入式設計框架的視頻參考設計，用戶可以快速方便地定制來實現視頻流水線模塊。 利用參考設計作為起點，用戶在數小時內就能夠實現可運行的定制視頻設計。 此外，客戶還可直接拖動使用豐富的賽靈思IP庫和參考設計，并將其置入開發套件所提供的基本參考設計框架中。 

    這一方法將應用于包括 Spartan-6 和 Virtex-6 FPGA在內的所有新推出的產品系列中，進一步彰顯目標設計平臺的價值。這樣，客戶不需要再從開發基本的硬件電路板或基本設計和框架入手，就可直接進入具體應用的開發過程。 

 總結  

    產品和技術復雜性不斷提高，開發周期卻越來越短，預算也更為緊張。因此，要做到完全的敏捷，開發團隊需要新的設計方法和工具。 Virtex-6 和 Spartan-6系列器件以及目標設計平臺戰略同時推出是賽靈思公司致力于幫助客戶滿足可編程能力必不可少這一現實需求的長期戰略在執行過程中的一個重要轉折點。