??? 摘? 要: 討論LCoS顯示器的結構和用途,給出了LCoS顯示芯片的設計方法及其實際設計結果。LCoS顯示屏是一種反射式液晶顯示器,其周邊驅動器和有源像素矩陣使用CMOS技術制作在單晶硅襯底上,并以晶片為基底封液晶盒,因而擁有小尺寸和高顯示分辨率的雙重特性。?

??? 關鍵詞: 硅基液晶(LCoS)屏? 片上系統(SoC)? 版圖? 定制設計

?

1? LCoS顯示芯片——一類新型的SoC芯片?

??? 提到液晶顯示器,人們就會聯想到筆記本電腦用液晶顯示器,或是大屏幕等離子顯示器。新出現的令人振奮的LCoS是制作在單晶硅上的LCD顯示技術^[1]。?

??? LCoS顯示器是一類新型的反射式顯示器,是半導體VLSI技術和液晶顯示技術巧妙結合的高新技術產品,其顯示芯片對角線尺寸約為18mm。由于LCoS可利用常規的CMOS技術批量生產,并可隨半導體工藝的發展進一步微型化,同時提高分辨率,LCoS顯示器將具備低功耗、微型尺寸、超輕重量等特點,因此在個人便攜顯示應用方面非常有優勢,特別是功耗遠低于許多有源矩陣液晶顯示器(AMLCD),而生產成本可望與陰極射線管(CRT)相比擬。?

??? 盡管LCoS顯示屏通常只有指甲大小,相應的像素也就非常小,以至不利于肉眼直接分辨,但LCoS顯示器都配備有各式各樣用于放大圖像的光學系統(Optical Engine):一種是直接投影到視網膜上形成放大的虛像,由此產生了個人用虛擬成像平板顯示技術;另一種是運用屏幕投影形成放大實像,如圖1所示。LCoS顯示技術導致了一類新型的大屏幕平板顯示器的誕生。?

?

?

??? 作為LCoS顯示技術核心的關鍵部件的單晶硅背板(LCoS顯示芯片),是一塊多功能、多結構的片上系統(SoC),即整個顯示系統集成在一塊18mm左右的晶片上。然而,SoC類芯片的設計必須全盤考慮整個系統的各種情況。正是因為如此設計周全,與由分離IC組合的顯示系統相比,SoC類芯片可以在同樣的工藝技術條件下實現更高性能的系統指標。可以預計,以系統芯片方式設計生產的新一代液晶顯示器,其應用前景將非常廣闊^[2]。?

2 LCoS顯示屏?

??? LCoS顯示屏通常分為兩大類:透射型和反射型。雖然它們在幾何光學原理上截然迥異,但都能有選擇地調制外光源光線而形成圖像。透射型首先在晶片上完成驅動控制電路的設計制作,再用剝離(lift-off)技術^[3]或各向異性刻蝕(anisotropic etching)技術^[4]分離出管芯,粘附到透明襯底上制成微顯芯片。如此巧妙設計一方面是利用單晶硅的優質電學性能,另一方面則是利用成熟的IC設計制造技術。反射型則是直接在晶片上制作驅動電路和顯示矩陣電路,然后以此為基底封裝液晶材料形成類似傳統LCD (Liquid Crystal Display)結構的平板顯示屏。所以常規IC技術可直接用于設計制作硅基液晶顯示屏。?

??? 圖2是筆者運用Cadence EDA工具,采用0.6μm的n-阱四層金屬CMOS工藝規則設計的反射式LCoS(VGA分辨率,時序彩色化)電路結構圖。其電路可劃分為行掃描驅動器,列數據輸入驅動器(包含DAC電路)和顯示驅動矩陣(有源NMOS矩陣)^[5]。?

?

?

??? 在列數據輸入驅動器中,串行輸入的多位數字視頻信號通過移位寄存器的作用,依次存入數字鎖存器,然后在同一讀出信號作用下,配合行掃描信號,同時輸入到各列的數/模轉換器(DAC),之后輸出模擬電壓信號作用到像素,因此一幀圖像將被一次一行地傳送到所有列。?

????在行掃描驅動器中,行掃描信號通過另一組移位寄存器作用,產生與數字視頻信號同步的逐行掃描信號。?

??? 有源顯示驅動矩陣的每一個像素包括像素開關(NMOS晶體管)、存儲電容和在它們上面的鋁反射電極。NMOS晶體管控制列數據線對液晶像素的充電,而存儲電容中的充電電荷建立了相對于控制電極的電壓差。由于液晶材料本身也有電容,并沿分子的取向充電,當一定量的電荷積聚在像素上時,液晶將按所施加的電場取向。液晶分子的再取向,導致液晶電容的變化,這就改變了加在像素的電壓。為了解決這個問題,需要用較大的存儲電容。?

??? 像素的截面如圖3所示,采用了四層金屬,分別用于掃描線、數據線、避光層和鋁反射鏡面電極。掃描線控制NMOS晶體管(像素開關)的柵極,當NMOS導通時數據線上的信號驅動到像素上。晶體管漏極,存儲電容和反射鏡面電極是電導通的。硅背板頂部制作1μm厚的液晶襯墊,用以確定液晶盒間隙。?

?

?

??? 整個硅背板都是在常規IC芯片生產線上完成的。在加工好的LCoS顯示芯片上,覆蓋取向層,涂上密封膠,粘合附著ITO電極的玻璃蓋板,最后向這個液晶盒灌注液晶材料就形成了LCoS顯示器。盡管LCoS顯示芯片的面積比較大,但絕大部分是像素陣列,晶體管密度較低,故可得到高的成品率。采用現代IC制造技術生產LCoS顯示器可謂駕輕就熟,也是制造高分辨率LCD顯示器的一條降低成本的途徑。?

3 芯片功耗分析?

??? 功率損耗是制約集成電路的一個重要因素,而CMOS電路的主要特點就是低功耗。由于LCoS芯片上的像素尺寸非常小(7～20μm),制作相應微濾色片(microfilter)的工藝復雜,且成本高。通常采用無微濾色片工藝,在單片LCoS芯片上使用時間混色模式(時序彩色化)實現彩色顯示。表面上看時序彩色模式的LCoS芯片,要求其幀頻為普通VGA顯示的3倍以上來刷新屏幕,似乎功耗會增加許多倍,但實際并非如此。在圖2所示的實際電路結構中,我們設計了行鎖存器。這樣,就可以采用逐行寫入方式,把每場的圖像信號輸入到像素顯示矩陣中?？v向數據驅動器中的視頻串-并轉換移位寄存器的工作頻率約為25MHz,其它大部分電路的時鐘頻率不超過300kHz。LCoS芯片的功耗包括以下三部分:?

??? (1)靜態功耗P_S。由反向漏電流造成的直流功耗,CMOS電路一般可以忽略不計。?

??? (2)動態功耗P_D。主要指逐行寫入圖像信號時,每行象素(電容)充放電產生的交流功耗。?

??? (3)場反轉功耗P_F。上蓋板電極作周期性電場反轉需要的功耗。?

??? 綜合以上三項功耗,總的功耗為?

??? P=P_S+P_D+P_F≈P_D+P_{F???????????????????} ???? (1)?

??? 可采用數字電路瞬態功耗估算公式得到:?

??? P=C_L f_C V_DD²?????????? ??????????????? (2)?

??? 這里,每個象素的電容量Cp約為0.2pF,?

??? 每行象素的電容量為:?

??? C_row=640 × Cp =128pF??????????????? ? (3)?

??? 每屏象素的電容量為:?

??? C_panel=480×C_row=61.44nF??????????????? (4)?

??? 另外,已知逐行寫入頻率接近300kHz,場反轉頻率150Hz,V_DD=5V,把這些值連同(2)、(3)、(4)式代入(1)式,得到LCoS芯片的功耗估計值:?

??? P=C_row f_行 V_DD²+C_panel f_場 V_DD²≈1.2mW?

??? 可見,LCoS顯示器的確屬于低功耗器件。?

??? 我們利用0.6μm CMOS工藝設計制作的LCoS芯片,象素截距為12μm;象素驅動矩陣的占有面積為(640×12)μm×(480×12)μm=7.68mm×5.76mm?？紤]到需要預留液晶盒的膠線封裝區,最后整個LCoS顯示芯片的尺寸為:11.0mm×9.4mm,對角線約為15mm。?

4 LCoS芯片研制策略與現代EDA技術?

??? 由前面分析器件結構及整個芯片的工作模式表明,LCoS芯片是一塊復雜的數?；旌想娐沸酒?。這類電路的復雜性不僅要求同一條生產線能同時兼容數字和模擬IC的生產工藝^[6],更重要的是針對市場需要如何準確、快速地設計出LCoS顯示芯片。對于前者有一定規模的現代半導體加工工廠都能相對容易地實現,而后者很大程度上決定于將采用的EDA設計平臺。?

??? 所謂EDA是指以計算機為工作平臺,融合了應用電子技術、計算機技術、智能化技術最新成果而研制成的電子CAD通用軟件包,主要能輔助進行三方面的設計工作:IC設計、電子電路設計以及PCB設計。我們將使用具備全定制設計功能的Cadence EDA設計工具,按照“自頂向下”的規則來設計LCoS芯片的版圖。?

??? 設計從行為級開始,首先確定LCoS芯片的功能、性能、允許的芯片面積和成本等。接著進行結構設計,分化出盡可能簡單的子系統。然后把各子系統間的邏輯關系轉換成電路圖,進行電路邏輯設計和電路仿真,這期間要遵循標準5V-0.6μm-CMOS工藝設計規則,采用全定制方法研制LCoS芯片的基本單元庫。最后按照半定制設計流程綜合出整個LCoS芯片版圖。?

5 在CADENCE平臺上設計LCoS芯片版圖?

??? 根據中國微電子行業的加工條件,選擇包含豐富EDA工具的Cadence軟件,嘗試著建立了一套0.6μm工藝LCoS芯片版圖,其中包括電路符號庫、電路設計庫、單元版圖庫及其用于布局布線的Phanton庫和仿真庫等。主要設計流程如圖4所示^[7]。?

?

?

??? 首先確定設計方案,同時要選擇能實現該方案的合適的CMOS工藝流程。然后根據具體的CMOS元器件參數設計電路原理圖。接著進行第一次仿真,包括數字電路的邏輯模擬、故障分析、模擬電路的交直流分析、瞬態分析。LCoS芯片電路在進行仿真時,必須要有元件模型庫的支持,計算機上模擬的輸入輸出波形代替了實際電路調試中的信號源和示波器。這一次仿真主要是檢驗設計方案在功能方面的正確性。?

??? EDA技術使得LCoS設計人員在實際的芯片產生之前,就可以全面了解系統的功能特性和物理特性,從而將開發過程中出現的缺陷消滅在設計階段,不僅縮短了開發時間,也降低了開發成本。?

??? 前端設計檢查完畢后,進行版圖布局、寄生參數的提取和靜態時序分析。在后仿真驗證過程中,可先用從版圖中提取的寄生參數文件計算出延遲文件,再反標回邏輯網表進行后仿真。仿真通過后則設計完畢,便可進行下一步的投片生產。?

6 LCoS生產與應用?

??? 如上所述,LCoS顯示器是半導體VLSI技術和液晶顯示技術巧妙結合的高新技術產品,因此LCoS可利用常規的CMOS技術批量生產,并隨半導體工藝的發展進一步微型化。?

??? 從IC產品結構的角度來說,LCoS顯示芯片是一塊多功能、多結構、與現代CMOS制造工藝息息相關的SoC;從IC生產工藝角度來說,當初在IC工藝中建立CMP(化學機械拋光)技術是為了填平復雜的電路走線,提高各金屬布線層的平面光刻精度^[8],防止電荷尖端積累效應?，F在,這些優勢都成為制作LCoS芯片像素反射鏡面的必然方法。其它如遮光層工藝也源于IC技術。?

??? 眾所周知,IC技術的強大生命力在于它可以低成本、大批量地生產出具有高可靠性和高精度的微電子結構模塊。然而,這種技術一旦與其它學科相結合,便會誕生出嶄新的學科和重大的經濟增長點。筆者認為LCoS技術就是硅平面技術與平板顯示技術結合而誕生的典型例子。?

??? 由于LCoS顯示器具有尺寸小、功耗低、分辨率高的優點,在與其它平面顯示技術競爭中越來越占有利地位。比如,一般移動電話都使用ECB TN-LCD和STN-LCD,但是越來越多的用戶希望看到E-mail、視頻圖像及網上瀏覽,這就需要移動電話配置分辨率不低于QVGA(320×240)的虛擬顯示屏。這也是LCoS技術的潛在市場之一。?

??? 另一個潛在應用是數碼攝像機的取景器。與傳統的直視型AMLCD(對角線2～4英寸)相比,LCoS技術提供的圖像大到5～10倍,分辨率不低于QVGA,功耗僅為原來的1/15～1/30,重量約1/5。投影顯示器的主要應用將仍然是投影機。而最大的增長潛力是消費類產品,LCoS虛擬顯示器非常適合許多消費產品應用,包括上面提到的數字攝像機、可視移動電話以及PDA和頭盔顯示器等需要嵌入微型顯示器的電子產品。?

??? LCoS顯示屏是硅平面技術與平板顯示技術發展到相對成熟階段且二者相結合而誕生的,因而具有VLSI技術的全部設計特征。然而LCoS顯示芯片也是混合信號市場的一個產品,而“time to market”同樣對LCoS顯示芯片的設計提出巨大挑戰。Cadence設計環境下豐富的EDA工具,保障了設計人員可以把精力集中于創造性的概念構思與方案上。這樣,新的概念才得以迅速有效的成為產品,大大縮短了產品的研制周期。不僅如此,基于我們為LCoS顯示芯片建立的一套綜合基本庫,Cadence平臺上的綜合優化工具將能按不同顯示模式,如QVGA(240×320)、VGA(640×480)、SVGA(600×800)等,自動規劃布局成對應版圖,從而使開發LCoS平板顯示技術系列產品變得輕松容易。?

參考文獻?

1 Morrissy J.H, Pfeiffer M, Schott D, Vithana H.Reflective?Microdisplays for Projection or Virtual-View Applications.SID’99 Digest, 1999； 30(16): 180～183?

2 Michael Stefanov. Manufacturing LCoS Microdisplays. Information Display, 2000； 16(7): 24～26?

3 Salerno J. P. Single Crystal-Silicon Transmissive AMLCD.SID’92 Digest, 1992； 23(11): 63～66?

4 Khormaei R. A 1280x1024 Active Matrix EL Display.SID’95?Digest, 1995; 26(20): 891～893?

5 代永平,孫鐘林,耿衛東. 彩色LCoS微型顯示器設計.半導體技術, 2001； 26(10): 37～39?

6 H.C.Huang,Y.T.Wong,C.T.Nguyen,H.S.Kwok. Planarization?of Liquid-Crystal-on-Silicon Projection Display with Multilevel Metallization and Chemical-Mechanical Polishing.?SID’96 Digest, 1996; 27(19): 685～688?

7 Design Framework User Guide. CADENCE Version 9502.CADENCE Inc. 1994,11?

8 DeJule R.Advances in CMP. semiconductor Internationals,1996； 19(12): 88～96