為了解決數據在網絡通信中的安全傳輸問題，通常采用分組加密技術對數據信息進行加密保護，其中最具有代表性的是數據加密標準DES。DES加密算法已成為應用非常廣泛的一種分組對稱加密算法,該算法具有極高的安全性。到目前為止，除了窮舉搜索法對DES算法進行攻擊外，還沒有發現更有效的方法。目前，DES算法廣泛應用于衛星通信、網關服務器、網絡通信設備、智能卡（IC卡）等領域[1]。其實現方法通常分為軟件實現和硬件實現兩種，由于軟件實現時速度較慢，最快速度不到150 Mb/s[2]，且利用軟件實現DES算法在安全性方面也存在隱患，而應用硬件實現則可以克服以上的問題?，F場可編程門陣列(FPGA)在算法實現方面具有靈活性、物理安全性，相對于軟件實現，在速度和性能上具有明顯的優勢。
    DES算法是以多輪的密鑰變換輪函數、子密鑰和數據異或運算的輪函數為特征，相應的硬件實現方法有兩種：一種是通過輪函數的16份硬件拷貝，達到深度細化的流水線處理，實現性能最優；另一種是通過時分復用，重復調用1份輪函數的硬件拷貝，以時間換空間，從而得到硬件資源占用的最小化。通過對系統的性能和資源占用進行綜合考慮，本文采用資源優先方案。
    采用此方案系統消耗的資源較少，但運行速度受限。改進的方法是采取在輪函數內部設置流水線結構來提高整體處理的速度，同時子密鑰變換輪函數提供子密鑰，應與迭代輪函數保持同步工作狀態，以減少迭代運算帶來的等待延遲。通過設置迭代輪計數器產生的算法狀態執行指示位，控制輪函數的輸入和反饋，實現輪函數的復用。
1 DES算法概述與原理
　　DES是一種分組加密算法,將64 bit的明文模塊輸入用64 bit密鑰加密得到64 bit密文輸出。其64 bit密鑰中有效密鑰只有56 bit，其余8 bit為奇偶校驗位，不參與運算。同時，它也是對稱加密算法，其加密和解密運算過程是一樣的，區別僅僅在于迭代時子密鑰的使用順序，算法本身并沒有任何變化。DES算法的處理流程如圖1所示。

    圖1(a)是整個算法的實現處理流程，64 bit的明文輸入模塊經過初始置換IP后，改變了分組中每個bit的順序,并把置換輸出分為L0、R0兩部分；進入16輪迭代運算,每一輪迭代都要用到輪函數f,第16輪迭代兩輸出左右互換的結果R16、L16作為逆初始置換IP-1的輸入；64 bit的R16、L16經過逆初始置換得到64 bit的密文輸出,IP·IP-1=I。
    圖1(b)是單輪迭代運算過程，也是一非線性變換的作用過程。第i輪迭代過程的具體描述可表示為[3]：
  
其中,㈩表示2 bit串的“異或”(按位模2加)。
    輪函數f是迭代運算的核心部分，正是在密鑰控制下多次利用論函數進行加密變換，才達到實現擴散和混淆的效果。輪函數f的功能由四個部分按順序完成:(1)將32 bit Ri-1輸入通過擴展E變換擴展為48 bit的數據； (2)將擴展后的48 bit數據與對應的48 bit子密鑰Ki“異或”； (3)將異或結果分成8個6 bit分組，8個分組在8個不同的非線性S盒的作用下被轉變為8個4  bit分組,其中每個S盒都將6 bit輸入映射為4 bit輸出;(4)將S盒的輸出結果經過P盒的換位置換,得到f(Ri-1,Ki)的32 bit輸出。
    DES實際有效的密鑰長度為56 bit，對于56 bit的密碼信息，每7 bit擴充1 bit奇偶校驗位,從而得到64 bit外部密鑰。外部密鑰輸入后，首先經過重排PC-1表(剔除奇偶校驗位，打亂密碼信息順序)得到56 bit原始密鑰，并分成兩部分28 bit的輸出。每部分按循環移位次數表[4]移位，并按重排PC-2表置換得到每輪迭代所需的48位子密鑰。
2 DES算法的FPGA實現
    本設計選用資源優先方案,即僅用硬件實現單輪密鑰變換和密鑰加數據運算的輪函數,通過重復16次調用這一功能模塊來實現一次DES加/解密運算。該設計方案原理圖如圖2所示。當數據裝載信號置為高電平時，待加/解密數據通過數據選擇器送到輪函數的入口。同時在輪計數器的控制下，算法狀態執行位置1。在第一個時鐘到來時,將數據(B1、B2)通過輪函數實現第一輪變換，經過第一輪變換后的數據被寄存器鎖存。在下一個時鐘到來時，與相應輪的子密鑰一起再次被送到輪函數的輸入端，這樣循環16輪后，算法狀態執行位置0，輸出最終數據。

    本文在對DES算法進行建模時，將整個算法分為子密鑰生成模塊、S盒非線性變換模塊、單輪迭代運算模塊和頂層模塊四個部分。其中，單輪迭代運算模塊調用子密鑰生成模塊和S盒模塊實現了一輪迭代運算功能。
2.1子密鑰的生成
    DES算法每一輪次迭代都需要一個子密鑰參與“異或”運算。傳統的硬件實現時，通過對外部密鑰的換位重組，以及每次迭代對應的不同次數的循環移位，預先生成子密鑰。這樣不僅語言描述復雜，占用的硬件資源較多，而且每輪密鑰移位次數也不同，需要的運算時間不同，會給算法的迭代運算帶來更大的等待延遲。
    外部密鑰先后經過置換重排1、第n輪的循環移位和置換重排2這三個步驟得到第n輪的子密鑰。通過分析可知這一系列處理都只是位的置換，每輪迭代需要每一位子密鑰，相對于外部密鑰的每一位存在一定固定的對應關系。為了降低資源消耗，提高算法執行速度，設計中可將三個步驟合并成一次位的置換。采用硬件描述語言Verilog HDL對子密鑰生成模塊進行組合邏輯設計,其仿真結果如圖3所示。圖中，mode為工作方式（=0時,加密；=1時,解密);外部密鑰為十六進制數133457799bbcdff1時，prekey為外部密鑰被剔除奇偶校驗位生成的56 bit有效密鑰重排PC-1得到的原始密鑰，newkey為經過重排PC-2置換的48 bit子密鑰。只要改變迭代輪數ki，就會預先生成子密鑰。迭代輪數的變化是通過輪計數器來控制。

    此設計方案消除了子密鑰之間的相關性，便于子密鑰在迭代過程中動態分發。同時，簡化了子密鑰的產生，有效地節約了硬件資源。
2.2 單輪迭代運算模塊
    DES算法是典型的迭代分組密碼算法，實現過程的核心是16輪次迭代運算。16輪迭代運算過程完全相同，只是輪迭代的輸入參數不同。迭代運算中的輪函數f是非線性的，它是每輪實現擴散和混淆的關鍵。其中，E盒擴展置換和P盒置換都是線性變換，而S盒代換部件是一個十分復雜的非線性函數，正是經過它的非線性變換才使明文實現了較好的混亂，達到加解密的效果，從而具有較強的安全性。因此，S盒設計在整個DES算法中是非常關鍵的。
    S盒的功能描述：如果用a1a2a3a4a5a6表示6 bit輸入，那么4 bit的輸出值可以通過查表得到,行的a1a6索引的表示與列的a2a3a4a5索引表示均為二進制數。因此，建立S盒模型時，一般采用case語句來實現。用case多分支選擇語句實現S盒有兩種方法：(1)直接使用輸入為6變量,輸出為4變量的case語句對S盒描述,形成一個4 bit 64個存儲空間的表。此方法可讀性強，但8個S盒需要8×64個存儲空間，占用大量資源，綜合效率低，速度慢，不利于整個系統設計實現; (2)由于S盒是一個4×16的二維數組，使用雙重case語句，外層使用2個變量，對應S盒輸入的第1、6位。內層使用4個變量，對應S盒輸入的第2、3、4、5 位。采用雙重case語句可以直接定位輸出結果。該方案可充分利用FPGA的內部資源，提高綜合效率，加快算法執行速度。經過綜合后，單個S盒的實現僅占用24個邏輯單元，相對于直接使用6個變量的case語句的實現,占用資源約減少50%。
     本文對單輪迭代運算進行功能模塊設計，實現過程調用了密鑰生成模塊和S盒模塊。由于該設計的子密鑰是獨立產生的，彼此不相關，因此在一輪運算中，不需把子密鑰輸出作為下輪運算用來產生密鑰的輸入。子密鑰通過控制信號直接控制子密鑰生成模塊產生分發，在一輪運算中只參與與E擴展后的數據進行“異或”運算,既節省了器件的管腳資源,又提高了算法的執行效率。同樣,S盒在具體實例調用時，亦采用了此方法。單輪迭代變換仿真結果如圖4所示。圖中，ki_i為控制子密鑰動態分發的控制信號；L_i和R_i是第i輪非線性變換的輸入；R_i是經過輪函數一系列運算生成的數據與輸入L_i“異或”，產生的結果作為輸出R_o；把R_i直接賦值給輸出L_o。

2.3 頂層模塊的設計與實現
    頂層模塊的功能就是調用單輪迭代運算模塊，實現16輪次循環迭代，完成DES算法的總體設計。采用組合邏輯設計實現了數據的初始置換IP、輪函數f、子密鑰的產生以及最后的逆初始置換IP-1。圖5所示為DES算法的最終設計工程文件生成的原理圖。

    頂層模塊僅在數據裝載控制信號load為高電平時,接收外部數據din;發送控制信號ready為高電平時,輸出dout為有效數據。由于16輪迭代的每一輪運算都要用到上一輪的最后計算結果，并且每輪迭代都是調用單輪迭代運算模塊。因此，設計了算法執行狀態指示位dt，用來協調控制整個DES算法的各輪迭代運算結果的反饋賦值。采用Altera公司的CycloneII系列的EP2C8Q208C8器件作為平臺，在Quartus II 8.0下對Verilog HDL代碼進行綜合，然后布局布線對其進行時序仿真，仿真結果完全符合時序要求，達到了設計目的。由表1給出的DES算法硬件實現性能對比結果表明，在資源使用和實現速度方面，本文算法實現方案都比較理想。DES系統的實現所占用的邏輯單元數僅為468,小于整個硬件資源的6%，可見設計資源得到了極大的優化利用。
    本文的創新點：在傳統硬件實現資源優先方案的基礎上，采取在輪函數內部設置流水線結構來提高系統的整體運行速度，既節省了硬件資源，又提高了系統的性能;簡化了子密鑰與外部密鑰的生成關系，消除了各個子密鑰之間的相關性，保證了在子密鑰和數據異或運算的輪函數實現時，子密鑰的動態分發。
    通過對整個DES算法的詳細分析，提出了合理的分模塊設計思想，并采用Verilog硬件描述語言對算法進行了驗證仿真。設計文件最終生成的原理圖可以完成DES算法的功能，對其進行適當改進，可以作為功能模塊嵌入到實際系統中，實現通信數據的實時、可靠傳輸，具有一定的實際應用價值。
參考文獻
[1] 王簡瑜, 張魯國. 基于FPGA實現DES算法的性能分析 [J]. 微計算機信息, 2007, 23(3-2): 217-218.
[2] MCLOONE M, MCCANNY J V. High-performance FPGA implementation of DES using a novel method for implementing the key schedule [J]. IEEE, Circuits Devices System. 2003, 150(5): 373-378.
[3] 鄭東, 李祥學, 黃征. 密碼學—密碼算法與協議[M]. 北京: 電子工業出版社, 2009.
[4] STALLINGS W. Cryptography and network security principles and practices[M]. Prentice Hall,1996.
[5] 姚霽, 劉建華, 范九倫. 一種密鑰可配置的DES加密算法的FPGA實現[J].電子技術應用,2009,35(7):145-148.
[6] 張峰, 鄭春來, 耶曉東. DES加密算法的FPGA實現[J].現代電子技術, 2008, 31(7):80-82.