為了應對成本、尺寸、功耗和開發時間的壓力，許多電子產品都建構于系統級芯片 （SoC" title="SoC">SoC）之上。這個單片集成電路集成了大多數的系統功能。然而，隨著這些器件越來越復雜，要在有限的時間里經濟地進行產品開發以滿足產品上市時間的壓力已變得越來越困難。SoC集成了一些可編程部件 （特別是微控制器" title="微控制器">微控制器），使得其軟件開發與硬件開發同樣的昂貴和耗時。

　　使用基于業界標準、帶有片上存儲器和各種標準接口的ARM" title="ARM">ARMò處理器，再加上面向特定應用邏輯和非標接口的金屬可編程模塊 （MP模塊），構成的可定制微控制器是切實可行的SoC開發方法，能夠解決上述問題：

　　采用預先已經準備好的基礎晶圓，僅針對定制部分添加金屬層，可以縮短器件生產制造的時間。

　　最大限度地減少集成特定應用邏輯方面的設計耗費，并減少制備工藝中所需的光罩數，可以降低開發成本。

　　仿真板包括了處理器、內存、外設和標準接口，并用FPGA" title="FPGA">FPGA來代替MP模塊，實現了軟/硬件全速并行測試，提高了器件生產制造和軟件開發的首次成功率。

　　可定制微控制器架構

　　新一代的ARM9處理器，通過全新的設計，采用了更多的晶體管，能夠達到兩倍以上于ARM7處理器的處理能力。這種處理能力的提高是通過增加時鐘頻率和減少指令執行周期實現的。

　　（一） 時鐘頻率的提高：ARM7處理器采用3級流水線，而ARM9采用5級流水線。增加的流水線設計提高了時鐘頻率和并行處理能力。5級流水線能夠將每一個指令處理分配到5個時鐘周期內，在每一個時鐘周期內同時有5個指令在執行。在同樣的加工工藝下，ARM9TDMI處理器的時鐘頻率是ARM7TDMI的1.8～2.2倍。

　?。ǘ?指令周期的改進：指令周期的改進對于處理器性能的提高有很大的幫助。性能提高的幅度依賴于代碼執行時指令的重疊，這實際上是程序本身的問題。

　　如圖1所示，可定制微控制器的基礎為業界標準的ARM7或ARM9處理器內核，以及連接片上SRAM和ROM、外部總線接口和系統外設的多層AHB總線矩陣，并可橋接面向系統控制器和低速外設的高能效APB。該架構的一個主要特點是分布式DMA，這種DMA加上由AHB總線矩陣提供的并行數據通道，能為器件提供極高的內部數據帶寬。器件中的MP模塊具有多個DMA端口，因此由其實現的專用IP也能受益于這種高速內部帶寬。

圖1：基于ARM9的可定制微控制器架構

　　基于CISC架構的微控制器除了80C51外，還包括Motorola提供的68HC系列微控制器，這也是大量應用的微控制器系列。 　

　　基于RISC架構的微控制器則包括Microchip的PIC系列8位微控制器等。在16位RISC架構的微控制器中，Maxim公司推出的MAXQ系列微控制器以其高性能、低功耗和卓越的代碼執行效率，成為許多需要高精度混合信號處理以及便攜式系統和電池供電系統的理想選擇

　　該架構具有齊備的標準外設和接口，能滿足大多數應用對用戶接口、聯網/連接和存儲的要求。此外，在MP模塊中還可以實現各種外設實例或其它外設/接口。

　　該架構實現了復雜的系統控制器，集成了所有的系統和功率管理功能，可以控制系統的啟動和關閉。該控制器具有多個時鐘源和外設開關控制線，使每個功能構件都能以支持應用的最小時鐘頻率運行，也可在不需要時進入閑置模式。因此能最大限度地降低器件的功耗。

　　金屬可編程模塊

　　如圖2所示，金屬可編程模塊 （MP模塊） 的門密度與實現器件固定功能部分的標準單元密度接近。MP模塊需要足夠的容量來實現第二個ARM處理器核、一個數字信號處理器 （DSP）、額外的接口以及復雜邏輯模塊，如GPS相關器。它還需要一些內部功能和專門的外部連接，以提高其實現特定應用邏輯的效率。MP模塊還需要多個分布式單端口及雙端口RAM，并與需要他們的邏輯單元緊密耦合。

圖2：金屬可編程模塊

　　數字信號處理（Digital Signal Processing，簡稱DSP）是一門涉及許多學科而又廣泛應用于許多領域的新興學科。20世紀60年代以來，隨著計算機和信息技術的飛速發展，數字信號處理技術應運而生并得到迅速的發展。數字信號處理是一種通過使用數學技巧執行轉換或提取信息，來處理現實信號的方法，這些信號由數字序列表示。在過去的二十多年時間里，數字信號處理已經在通信等領域得到極為廣泛的應用。德州儀器、Freescale等半導體廠商在這一領域擁有很強的實力。

　　可定制微控制器設計/制備流程

　　如圖3所示，可定制微控制器設計流程的目標是要在最短時間內，以合理的成本和極高的首次硅和軟件成功率，開發面向特定應用的系統級芯片 （SoC），并包含軟件和硬件。

圖3：可定制微控制器設計流程

　　設計流程的一個關鍵步驟是在仿真板 （見圖4） 對硬件以及至少底層軟件進行仿真。該仿真板包括完整的內存、標準接口和網絡連接，以及可按應用要求配置的其它附加連接。具體包括：

圖4：可定制微控制器的仿真板架構

　　這種MCU/FPGA組合可以接近最終器件的工作頻率運行。這樣就能完成器件的即時性測試，包括平臺中的MCU和各種標準接口、MP模塊中實現的各種功能，以及到目前為止已開發的所有軟件。這種測試至少涵蓋了如下測試對象：設備驅動程序、操作系統端口，以及用于控制MP模塊各種功能的應用代碼模塊。而更改器件的軟/硬件單元無需任何額外成本。

　　結論

　　可定制微控制器是特定應用系統級芯片的高效開發平臺。其設計流程能夠解決系統級芯片設計的大多數問題，而且開發成本較低、風險較小，并能提高硬件制備和軟件開發的首次成功率。而本文所描述的架構和設計流程由愛特梅爾的CAP 可定制微控制器系列所實現。

• 　　軟/硬件并行開發。設計流程調整為適合軟/硬件并行開發，克服了系統級芯片開發的主要障礙之一。
• 　　面向特定應用的軟件/操作系統與接口/外設驅動程序的快速集成。平臺上所有接口/外設均有驅動程序。已經有很多業界領先的操作系統被移植到微控制器架構上。將這些軟件模塊與應用代碼模塊和用戶接口集成起來的工作可與硬件開發一同進行。
• 　　快速完成布線布局，只需針對金屬層。采用成熟的布局方案快速完成MP模塊的金屬層布線布局。
• 　　高效、低成本的掩模光刻。只需要對器件金屬層進行掩模。
• 　　快速的生產制造過程，只需針對金屬層。各特定應用器件的光刻制備以預制的微控制器平臺為起點，只需添加金屬層。
• 　　以FPGA為基礎的仿真板
• • 　　器件固定功能部分用帶外接FPGA接口的單芯片來實現。
  • 　　使用高密度的FPGA仿真MP模塊，包括內嵌存儲器和外部I/O。
  • 　　采用FPGA配置存儲器為MP模塊保存編譯好的HDL代碼。
  • 　　外部總線接口 （EBI） 和FPGA的外接I/O連接到擴展板上不同類型的內存，如SDRAM、移動DDRAM、猝發Cellular RAM、NOR閃存、NAND閃存等。這些存儲器將加載應用軟件和應用數據集。
  • 　　所有標準接口 （CAN、USB、Ethernet、I2S、AC97、ADC、MCI等） 都通過收發器/物理層/編解碼協議層與外部連接，因此可以對器件的外部接口和聯網/通信鏈路進行全方位的測試和調試。
  • 　　圖形用戶界面 （GUI） 的所有部件都連接到相應的板上器件或接口，比如LCD、鍵盤、觸摸屏接口等。這樣就可在板上完成GUI基本接口的測試。
  • 　　仿真板提供外部并行I/O （PIO） 和FPGA I/O，用于連接特定應用的外接器件，以及實現非標接口。剩余的FPGA I/O也可用于驗證。
  • 　　仿真板配有JTAG仿真器 （ICE） 端口；通過該端口可用帶有JTAG-to-USB的接口和標準開發工具對ARM核及其外設進行驗證。
  • 　　仿真板還配有FPGA JTAG端口；通過該端口可用FPGA廠家提供的工具對FPGA的內部信號進行跟蹤和分析。