據悉，三星電子近日宣布，其最新的20nm工藝試驗芯片的流片已經成功，這也是目前業內最先進的半導體制造工藝。
三星電子此番利用了美國加州電子設計自動化企業CadenceDesignSystems提供的一體化數字流程RTL-to-GDSII。這套基于Encounter的流程和方法完全能夠滿足三星20nm試驗芯片從IP集成到設計驗證的復雜需求，包括Encounter數字部署系統、EncounterRTL編譯器、Incisive企業模擬器、Encounter電源系統、QRCExtraction提取工具、Encounter計時系統、Encounter測試與物理驗證系統、EncounterNanoRoute路由等等。
三星的試驗芯片由ARMCortex-M0微處理器和ARMArtisan物理IP組成，不過這顆20nm工藝制造的芯片到底包含了多少晶體管、核心面積上又有多大等信息目前并未透露。
另據了解，三星20nm工藝將使用第二代后柵極(GateLast)和高K金屬柵極(HKMG)技術，第二代超低K電介質材料，第五代應變硅晶圓，193毫米沉浸式光刻工藝。
雖然剛剛流片成功，但是三星已經向客戶開放了其20nm早期工藝設計套裝(PDK)，方便他們開始著手下一代新工藝產品的設計。
三星在芯片領域的工作其實已經深耕多年，之前就曾和Cadence公司有過深入合作，包括在IBM領導的CommonPlatform(通用平臺)；聯盟下的32/28nm工藝，以及低功耗HKMG技術等。
本站內容除特別聲明的原創文章之外，轉載內容只為傳遞更多信息，并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當措施，避免給雙方造成不必要的經濟損失。聯系電話：010-82306118；郵箱：aet@chinaaet.com。