本文提出一種方案把數字信號處理部分從PC機軟件中分離出來交給DSP處理，DSP處理完畢后再把數據交還PC機進行管理。這樣充分利用DSP對數字信號高速處理的優勢，提高信號處理系統的實時性和穩定性。本文以TMS320VC5402 DSP為例，給予說明。
1 系統的硬件設計
1.1 PCI接口芯片PCI9052
PCI9052是一款面向低端應用的高性能、工作在目標(從)模式的PCI接口芯片，支持PCI 2.1總線規范。該芯片的局部總線可以通過編程設置為8/16/32位的(非)復用總線，且局部總線時鐘與PCI總線時鐘相互獨立運行，便于高、低速設備的兼容，并可支持相對慢的局部總線在PCI總線上的突發傳輸速率達到132 Mb/s。同時，PCI9052提供5個本地地址空間和4個本地地址片選，基址和地址范圍可由串行E2PROM編程設置。選擇PCI9052作為PCI-DSP橋可以降低PCI總線開發的難度，增加系統的可靠性和穩定性。
1.2 DSP的HPI通信協議
TMS320VC5402 DSP具有8位的增強型HPI接口，其專門用于DSP與其他總線或CPU進行通信。主機是通過HPI控制寄存器(HPIC)，地址寄存器(HPIA)，數據寄存器(HPID)訪問DSP的片內RAM，從而實現與DSP通信的。DSP只能訪問HPIC。HPI寄存器的選擇由HCNTL[1：0]腳在PCI總線地址有效期實現，說明如表1所示：
在主機訪問DSP片內RAM過程中，主機首先根據訪問類型對HPIC寄存器進行初始化操作，然后再對HPIA寄存器進行操作，將要訪問存儲單元的地址寫入HPIA，最后對HPID寄存器進行讀寫操作，此刻HPID寄存器的內容為HPIA指定存儲器的內容，這樣便實現主機和DSP的一次通信過程。
1.3 DSP與PCI的接口設計
DSP與PCI的接口是實現DSP與主機進行通信的關鍵。由于TMS320VC5402 DSP的HPI口是8位并口，所以PCI9052局部總線設定為8位非復用總線模式，并將其LAD[7..0]與DSP的HD[7..0]連接，實現數據總線的連接。接口電路如圖1所示。在8位總線模式下，LBE[1：0]分別對應于地址的LA[1：0]，將LBE0與HBIL相連，用于區分當前傳輸的是第1字節還是第2字節。LA[3：2]分別與HCNTL[1：0]相連，用于選擇HPI寄存器。利用PCI9052芯片的讀寫控制信號LBE0#，LBE1#，LW/R，LRDY#和部分地址信號LA[3：2]經過CPLD進行時序和邏輯轉換便可生成HPI口的控制信號HBIL，HC-NTL0，HCNTL1，HDS1#，HR/W#。HPIENA腳接“1”表示選用HPI模塊。這樣PCI9052就可在地址有效期決定訪問哪個HPI寄存器，實現DSP與PCI的通信。
1.4 系統的電路設計
如圖2所示系統電路主要由3部分組成：第一部分是PCI9052與PCI插槽間的信號連接電路，包括地址數據復用信號AD[31：：0];總線命令信號C/BE[3：：0]#;接口控制信號FRAME#，TRDY#，IRDY#，STOP#;IDSEI#，DEVSEL#，錯誤報告信號PERR#，SERR#;系統信號CLK，RST#。這些信號是局部總線設備保證與PCI總線正確通信的必要信號。第二部分是和串行E-2PROM的信號連接電路，E2PROM內存儲的是用于PCI加載的配置信息，這些信息在PCI9052硬件復位時的正確加載是保證PCI局部總線設備正常工作的前提。第三部分是PCI9052與DSP HPI接口的信號連接電路，包括數據線、地址線、讀寫控制信號線、中斷信號線等。此外該系統還可根據DSP的其他功能擴展相應的外設電路。
2 系統的軟件設計
2.1 PC機與DSP通信驅動程序設計
PC機上應用軟件不能直接對底層硬件進行訪問，為實現PC機與DSP的通信還應編寫設備驅動程序。WDM(Windows Driver Model)是NT3.51和NT4.0內核模式設備驅動程序模型的擴展形式，是一種PnP驅動程序，能在Windows 98，Windows 2000和Windows XP間實現源代碼級兼容。為了便于在多操作系統中均能應用本系統，需編寫WDM驅動程序。
在PCI設備驅動程序中主要是完成PCI設備的內存、端口的讀寫功能和中斷處理功能。若采用DDK開發，需要軟件人員對計算機底層知識熟悉、開發難度大、為簡化驅動程序的開發，可以使用NuMega推出的DriverStudio設備驅動程序開發工具包。通過DriverStudio開發者很容易生成驅動程序框架，同時，DriverStudio與VC++有很好的接口。生成的驅動框架可以在Microsoft VC++6.0環境下添加驅動代完成驅動編寫。驅動程序設計內容如下：
(1)設備初始化
PCI設備的硬件資源由PCI配置機構動態分配，由PCI設備實現PCI配置寄存器，提出需要配置的硬件資源，驅動程序只有獲取這些資源才能對硬件進行操作。設備初始化環節使PCI設備驅動程序實現識別PCI器件，尋址PCI器件的資源。如果m_MemoryRange0，m_IoPortRange1分別為KMemoryRange類、KIoRange類的實例，則初始化操作可通過調用其成員函數實現：
(2)端口操作
對于X86處理器I/O空間是一個64 B的尋址空間。當初始化完畢后，可直接調用KIoRange類成員函數對端口進行操作。如從端口讀/寫一個雙字數據可調用成員函數ind()，Outd()實現。
(4)中斷操作
在本系統中的PCI中斷是由PCI設備發出的要求上位機接收數據的中斷請求，中斷服務程序要完成的功能是上位機從DSP的片內RAM中讀取數據。對硬件的中斷處理可通過調用KInterrupt類的相關成員函數實現。
此函數完成了初始化中斷類實例操作并實現了與中斷服務例程的連接。驅動程序安裝好以后，在應用程序中調用Create-File()函數打開設備，通過調用API函數De-viceloControl就可實現應用程序與DSP之間的通信。
關鍵字：PCI總線 數字信號處理
2.2 下位機軟件
下位機軟件為運行在DSP內的客戶端程序。該軟件主要功能是接收上位機發送的數據并按照用戶的要求進行處理，并把計算結果返回給上位機或根據計算結果驅動其他外設工作。該軟件的核心部分為對數據進行處理的算法，應按照數據處理的具體要求選用相應的算法實現。軟件的設計思想是：在系統復位后，首先對DSP進行初始化設置，如設置工作頻率為100 MHz，設置狀態寄存器ST0，ST1，設置軟件等待狀態寄存器等，以使DSP工作在最優狀態。上位機在向下位機發送完畢數據后對DSP發出中斷請求，DSP立刻響應中斷，轉去執行中斷服務程序，進行數據處理。當數據處理完畢后，DSP再將數據的處理結果送還給上位機，結束本次中斷服務，程序返回到斷點處，直至下一次中斷的到來。軟件流程圖如圖3所示。
3 DSP系統的自舉加載(BootLoader)
DSP系統的自舉加載目的是使系統上電后程序代碼能從外部存儲介質引導裝載到DSP內部或外部程序存儲器中脫機運行。自舉加載的實現方式常用的有外部并行自舉加載和HPI自舉加載兩種。
由于主機可以通過HPI口訪問DSP的片內RAM資源，所以下位機程序可以在系統上電復位的時候通過上位機加載到DSP中。采用自舉加載模式，在硬件上需要將DSP的INT2腳與HPI的中斷輸出HINT腳相連，以保證在系統復位后選擇HPI加載模式，通信原理和前面講述的方法一致。在加載過程中，上位機首先將程序搬移到DSP的片內RAM，然后再將程序的人口地址寫到DSP的數據空間007FH內，DSP一旦監測到007FH處的數據不再為0即判斷為代碼轉移完畢，并跳轉到007FH里存放的地址去執行，從而完成啟動。采用HPI加載方式不僅免去了外接E2PROM或FLASH等掉電非易失性存儲器件，而且可以根據數據處理要求不同載入不同的下位機程序，從而簡化了硬件結構，增加使用的靈活性，是本系統理想的自舉加載模式。
4 結語
實踐證明，該方案所用硬件簡潔，系統工作穩定，數據傳輸可靠。本系統由于具有高速實時數據運算能力，可廣泛應用于語音處理、數字加密、圖像處理、多路數據采集處理等領域，可升級能力強，具有很廣闊的應用前景。