??? 摘??要： 通過對直接數字頻率合成器（DDS）相位截斷噪聲成因的理論分析，從而通過采用一組固定的頻率控制字和變化的參考時鐘，使得截斷相位誤差序列為0，并擾亂截斷相位誤差序列的周期性，從而達到抑制相位截斷噪聲，并最終在實踐中驗證該方法的正確性與可行性。?

??? 關鍵詞： 直接數字頻率合成器； 截斷相位； 雜散抑制

?

??? 頻率合成技術就是利用一個基準頻率信號，通過一定的變換與處理后，形成一系列具有一定頻率間隔和所需頻譜質量的頻率信號。所謂的變換與處理一般就是頻率的四則運算和濾波等。頻率合成技術經歷了直接頻率合成技術、間接頻率合成技術后發展到了直接數字頻率合成技術DDS（Direct Digital Frequency Synthesis）。直接數字頻率合成技術具有頻率分辨率高、頻率轉換速度快、相位連續、頻率穩定度高等優點，同時存在雜散幅度大、輸出最高頻率有限的缺點。這兩大缺點一度嚴重阻礙了DDS在通信領域的應用。DDS的輸出最高頻率受到奈奎斯特（Nyquist）定律的限制，最大輸出頻率只有參考頻率的一半，在工程應用上為了獲得較好的頻譜特性,一般輸出最大頻率不超過參考頻率的三分之一。DDS的雜散來源主要有相位截斷誤差、幅值量化誤差和數模轉換器（DAC）的轉換誤差。在對相位截斷雜散的研究中，國內外提出了信號模型法和波形分析法，并已得出了較為成熟的結論,也提出了一些有效的方法抑制DDS的雜散，其中包括對DDS 相位累加器的改進、ROM 數據壓縮、抖動注入技術，以及對DDS 工藝結構和系統結構的改進等等。這些方法都是在一個固定標準參考頻率下得出的，而本文所述的方法則通過改變DDS的參考時鐘，采取一組特定的頻率控制字，從而使得DDS的截斷相位誤差序列為0，擾亂截斷相位誤差序列的周期性，達到抑制截斷相位誤差引起的雜散的效果。?

1 DDS的基本工作原理及雜散來源?

??? DDS實際是通過相位累加得到對應相位幅值的存儲地址，從地址中讀出相應的幅度值經數模轉換器轉換后再經低通濾波器濾波輸出，從而得到想要的頻率信號。具體實現框圖如圖1所示。DDS由相位累加器和波形存儲器(ROM)、數模轉換器(DAC)、低通濾波器(LPF)組成，在參考時鐘的驅動下工作。?

?

?

??? 當采樣周期為T_c=1/f_c時，每個周期相位增量Δω=Fcw·(2π/2^L)，Fcw為頻率設置字，L為相位累加器的位數。對應輸出的信號頻率為：?

?????

??? 當Fcw=1時，DDS輸出頻率最小，定義為DDS的頻率分辨率f_o=f_c/2^L。根據Nyquist準則，DDS允許輸出最高頻率為f_o=f_c/2，就是Fcw=2^L-1時,受到濾波器的限制，工程應用一般輸出最大頻率f_{o max}不超過參考頻率f_c的三分之一。?

??? 理想的DDS應該滿足以下三點： (1)波形存儲器的地址位數應該等于相位累加器的位數，即L=W；(2)波形存儲器量化無誤差：即幅值位數為∞；(3)DAC轉換零誤差以及理想的低通濾波器。在實際應用中，為了得到高的頻率分辨率，相位累加器的位數L一般做得比較高（比如32位、64位），顯然，潛在的硬件復雜性會阻礙處理所有這些瞬時相位增量，通常只使用較少量的高位(MSB，即W)作為波形存儲器的尋址位，而放棄其余所有的低位(LSB),則B=L-W，B為舍棄的低位位數。這樣必然引入由于相位截斷引起的誤差ε_p。波形存儲器量化不可能做到無誤差，量化位數m一般做到10～14位，因此存在量化誤差ε_a。DAC的非線性帶來轉換誤差ε_DA。由此得出DDS雜散誤差來源模型，如圖2所示。?

?

?

2 相位截斷雜散的分析?

??? 如圖2所示，忽略量化誤差ε_a和轉換誤差ε_DA，只考慮相位截斷引起的誤差ε_p，則DDS輸出序列為：?

?????

??? 其中_n表示對m求模n運算: [q]表示對q取整運算。?

??? 易知ε_p(n)序列和s(n)序列的周期分別是2^B/(2^B,Fcw)，2^L/(2^L,Fcw),其中(a,b)表示求a,b兩數的最大公約數。?

??? 式(3)經三角公式sin(a-b)=sina·cosb-cosa·sinb變換后，再利用小角近似(x很小時，sinx≈x,cosx≈1)代入，并且對ε_p(n)進行級數展開，最終推導得出：?

?????

??? 具體推導見參考文獻[2]，由式(4)可得出， 截斷相位誤差ε_p(n)引起的雜散譜線分布為：?

?????

式中k=1,2,…, ∧。?

??? 由式(6)可得：在(0, f_c/2]內，s(n)的頻譜最多只有2∧+1根譜線幅度不為0，而最大雜散在k=1處，其幅度為：?

?????

??? 由于(2^B,Fcw)=2^B對應于無相位截斷的情況，故當(2^B,Fcw)≈2^B-1時上式取得最大值，也即ζ₁介于2^B-L與2^B-Lπ/2之間。從而可得主譜與最強雜散的幅度之比為：?

??? 6.02(L-B)-3.92≤ζ(dB)≤6.02(L-B)(dB)?????????????????????(8)?

??? 可見舍位的位數每減少1位，能改善雜散約6dB，但是增加尋址位數，對于ROM的存儲容量需求則是級數的遞增，實現起來要求較高。從上面的分析知道，雜散信號具有周期性，并且由式(2)看出，假如截斷相位誤差序列ε_p(n)為0，那么截斷相位引起的雜散應該得到有效的抑制。下面介紹一種固定頻率字，改變參考頻率而得到不同頻率輸出的方法，實驗證實該方法有效地抑制截斷相位引起的雜散。?

3 相位截斷噪聲抑制方法?

??? 根據式(1)，DDS輸出頻率與Fcw、f_c以及L有關，為了得到更高的頻率分辨率，L取值一般較大，一旦選定則是不變的。常規的DDS其參考頻率fc也是不變的，也就是說對于不同的輸出頻率信號，一般是靠改變Fcw。對式（2）分析得知，只要相位累加器輸出的L位中低B位為0，ε_p(n)就等于0；對于變化的Fcw，很難保證nFcw的低B位是0。為了保證nFcw的低B位恒是0，考慮采取固定Fcw，輸出信號f_o頻率的改變可以通過參考信號f_c頻率的改變得到。選擇一個固定Fcw的話，假如f_o的頻率范圍是30MHz～88MHz，L=32,W=15,B=17,Fcw選擇過大，則f_c頻率范圍相對較小，但是頻率分辨率就會很差；選擇Fcw較小，則f_c的范圍會很大，不易實現。最后采取選擇一組低B位都是0的Fcw，根據不同的f_o選擇不同的Fcw和f_c。這樣既保證f_c的范圍較小，也保證Fcw的低B位都是0，同時還打亂了相位誤差序列的周期性。?

??? 在AD公司的DDS芯片AD9858上做的試驗結果顯示，通過選擇低B位都是0的Fcw，由Silicon Laboratories Inc.的鎖相環芯片SI4133提供變化的參考時鐘f_c,實驗結果如圖3、圖4所示。?

?

?

?

??? 圖3是選擇固定的f_c，通過改變Fcw而得出不同的輸出頻率f_o，因此不能保證頻率控制字的低B位均是0，在57.6MHz的點上出現了200kHz的雜散信號。實驗表明不單在57.6MHz存在著200kHz的雜散，只要在Fcw低B位不為0的點上都存在200kHz雜散。圖4則是采取一組固定的低B位均為0的頻率控制字，通過改變參考頻率f_c而得到的頻譜圖，圖中顯然200kHz的雜散信號消除了，而且沒有引起其他新的諧波和雜散。經驗證在其他點上同樣很好地消除了200kHz的雜散信號。?

??? 通過改變參考時鐘，采取一組頻率控制字Fcw，保證相位累加器的輸出的低B位為0，從而得到不同的輸出信號，這是一種行之有效的消除DDS某些頻率上的雜散信號的方法。實驗結果表明，該方法確實對某些頻率雜散信號起到了抑制作用。但是該方法也存在一個弊病，即犧牲了DDS換頻時間快的優點，但是保留了DDS相位噪聲好的特點。希望本文能夠給同行設計跳頻頻率合成器提供一點幫助。?

參考文獻?

[1] TIERNEY J, RADER C M, GOLD B. A digital frequency ? synthesizer[J]. IEEE trans. Audio Electroacoustics, 1971,AU-19: 48-57.?

[2] NICHOLAS H T Ⅲ, SAMUELI H. An analysis of the?output spectrum of direct digital frequency synthesizers in?the presence of phase-accumulator truncation[A]. Proc.41st Annual frequency control symposium[C].1987.495-502.?

[3] 李琳,張爾揚.一種有效的DDS低雜散設計方法[J],通信學報, 2000,21(1):81-85.?

[4] 田新廣,張爾揚.DDS幅度量化雜散信號的頻譜研究[J].通信學報, 2003,24(7):79-85.?

[5] 李衍忠.DDS譜質分析及其雜散抑制研究綜述[J]. 現代雷達, 2000,22(4):33-38.?

[6] 白居憲.直接數字頻率合成[M]. 西安：西安交通大學出版社，2007.