(公式1)低噪聲放大器(LNA)正如它的名字含義那樣，通過減小系統噪聲系數來提高接收機的靈敏度。Friss公式表明，接收機第1級電路的噪聲系數(F1)占主導作用，后級電路(即F2,F3...)的影響則逐漸減小。
(公式2)其中，Gn代表接收鏈路中第n級電路的增益。
發射機和接收機通過選頻雙工器，或者頻域雙工或時域雙工(TDD)的射頻開關，共用一根天線。另外，在LNA之前可能會插入一個帶通濾波器，用于防止被強大的帶外干擾所阻塞或減敏。遺憾的是，雙工器和濾波器都是無源器件，都存在一定的射頻損耗。因為這些損耗發生在LNA之前，所以它們對總的靈敏度有很大的影響。因此，如果LNA噪聲系數具有一定的設計余量，那么雙工器和濾波器的損耗指標也許就不那么重要了。
除了低噪聲外，其它重要的性能參數還包括增益和線性度。無線基礎設施通常包含一個塔頂安裝的LNA，這個LNA需要通過一根長電纜連接到地面的無線電小屋，因此，為了克服電纜損耗，最好具有較高的增益。線性度之所以重要，是因為在塔周圍的射頻頻譜非常擁擠，因為要與其它無線服務共享基站。
本文的目的是要表明，從性能和成本角度考慮，單級GaAs PHEMT微波單片集成電路(MMIC)是實現無線基礎設施使用的3.5GHz LNA的最佳解決方案。
MMIC器件
圖1顯示了安華高公司MGA-635P8 MMIC的內部和外部電路。內部電路由制造在同一裸片上的一個共源共柵放大器(AMP)和一個有源偏置調節器(BIAS)組成。共源共柵拓撲結構主要是根據3.5GHz時大于15dB增益這個要求設計的，因為以前采用相同的GaAs增強型偽形態高電子遷移率晶體管(ePHEMT)工藝的共源(CS)設計只能達到約13dB的增益。雖然兩級共源電路可以通過級聯達到期望的增益，但共源共柵拓撲結構具有電流再使用的額外優勢，即同一電流流經兩級電路。
圖1：(a)LNA電路和(b)PCB和元件。
在一些接收機實現中，當輸入信號很強時，LNA之后的增益級電路將被射頻開關旁路掉。開關切換引起的LNA負載匹配(ΓL)的變化將被傳回到輸入匹配(S11)，因為該器件為非單向型(即S12≠0)。天線和輸入濾波器都是對端接非常敏感的器件，它們可能因S11變化而失諧。當S12接近于零時，S11對負載變化的敏感度會降低，(公式21) (當s12→0)。
共源共柵拓撲的反向隔離是共源拓撲的1/200至1/2000，這是選擇共源共柵拓撲的第二個原因。由于直接轉換接收器對本地振蕩器的自混頻較靈敏，所以此器件同樣能從較好的隔離中受益。
共源共柵拓撲中的每個FET都只能得到總供電電壓Vdd的一半。因此，在低電壓工作時，共源共柵拓撲的增益和線性度可能要比共源拓撲低。EPHEMT是實現共源共柵的理想選擇，因為其增益和線性度在Vds≥2V時非常穩定。共源共柵輸出要與串聯RC網絡級聯起來，以便提高工作頻率以上的穩定性。
MMIC采用了成熟且極具成本效益的0.25μm工藝制造，其增益帶寬乘積fT超過30GHz。除了盡量減少達到目標增益所要求的電路級數外，較高的fT也有利于實現低噪聲系數。另外，通過加倍金屬厚度，可以最大限度地減小電路互連中產生的Johnson噪聲。這種0.64x0.64mm芯片安裝在8引腳的方形扁平無引腳(QFN，2x2x0.75mm)塑料封裝內。
內部偏置調節器允許通過RBIAS或外部施加的偏置電壓VBIAS控制LNA靜態電流(Ids)。調節器的低電流驅動要求(IBIAS≤1mA)與大多數CMOS器件兼容，并且可以在時域雙工(TDD)應用中使用5V邏輯切換LNA(斷開LNA可以防止發射期間由于柵極電流增加引起的金屬遷移)。器件閾值電壓(VT)、前向跨導(gm)和RDS(導通)會隨溫度變化以及晶圓不同而改變，進而逆向改變工作點。在此設計中，在一顆芯片上集成偏置調節器和LNA有助于穩定工作點，因為VBIAS和VGS電壓可以通過相互"鏡像"來補償熱漂移和不同晶圓批次之間的gm變化。
片外電路
匹配、射頻去耦和偏置功能總共需要12個片外元件，因為這些功能無法集成在芯片上(表1)。
表1：LNA評估電路的物料清單。
C3、C6和L1提供柵極偏置的射頻去耦。C1-L3 L網絡將器件S11轉換為Z0，如圖2所示。輸入的中頻帶有意偏移完美的匹配狀態，以便能夠"環繞"Smith圖中心以獲得更寬帶寬。高通拓撲結構可以復現低頻(LF)工作。
圖2：仿真得到的輸入匹配軌跡。
器件ZOUT在f0時已經接近50Ω，因此不需要進一步匹配。C2和L2則分別用作隔直器和扼流圈。它們還隱含有高通特性，可進一步增強LF穩定性。在第一次設計迭代過程中，L2用的是一個0402繞線電感，這將在最低頻點(11GHz)形成0.94的Rollett穩定系數(k)。當L2在后來的原型中用多層0402電感代替時，這個最低系數k在10GHz可輕松的提高到1.2(見圖3)。我們認為這個多層電感在10GHz點具有更低的Q(品質因數)是穩定性提高的根本原因。圖3中的仿真結果支持這一推測，即通過選擇更低Q值的L2可以提高穩定系數k。
圖3：仿真得到的k與頻率的關系：L2降低Q值的函數。10GHz時，將QUL從25降低至5可以提高穩定系數k。
為L1-L3選擇的芯片電感應具有比f0更高的自諧振頻率(SRF)。如此謹慎的做法可以確保3.5GHz處電感的運轉狀態具有可預測性。
由于輸出和輸入引腳的偏置電壓來自同一電源(Vdd)，因此，一部分輸出信號可能通過傳導的方式沿著公共的直流通路返回到輸入端。輸出和輸入信號的相量疊加可能形成增益紋波，甚至低于f0的振蕩。為了避免電源上發生意外的輸出至輸入反饋，需要使用去耦電容C3-C6將交流信號旁路到地。小電容和大電容的組合使用可以在更寬的頻譜上實現有害信號的抑制。
盡管輸入匹配電路具有高通響應特性，但其有限的帶外抑制允許一定程度的低頻信號滲入。由于FET柵極在低頻時接近開路，所以信號將被反射回源極。由于入射和反射的輸入信號在頻率范圍內存在相位變化，因此它們的矢量疊加將在輸入反射系數(ΓIN)上產生紋波，如圖4所示。在紋波尖峰超過單位1的頻率點，放大器可能會變得不穩定。由此可以知道，穩定性判據k在受影響的頻率處也將小于1。由R2和C6組成的解決方案給反射信號提供了電阻端接，因此可以降低f0以下的紋波。
圖4：在增加R2-C6低頻端接網絡之前和之后測得的輸入反射系數。
為了在時域雙工(TDD)模式下切換LNA，RBIAS的Vdd端可以被重新連接到0/5V控制邏輯。切換時間受RBIAS和C6的大時間常數(τ=RBIAS·C6)限制。為了實現更快的導通，C6可以減小到與C3相同的值。在此評估板上，C6值為10pF時，測得的導通時間約為0.6μs。
面積為21.5x18mm2的PCB在10mil的Rogers RO4350材料上使用了帶共面地的微帶線。這種價格適中的基板具有適度的射頻性能，并且與FR4制造工藝兼容。由于RO4350 PCB本身較薄而太柔軟，因此需要在其地平面側粘貼一塊1.2mm厚的FR4附加層進行加固，使PCB疊層足夠厚(1.45mm)，以適合使用標準邊緣安裝(edge-launch)射頻連接器的滑合座。
MMIC底部的中央板和引腳4必須使用盡可能短的路線連接到射頻地，以盡量減小有害的寄生效應。如果在MMIC和PCB地平面之間存在明顯的寄生電感，可能出現包括增益下降和頻率大于10GHz的振蕩等問題。在MMIC下方直接放置4個過孔就可以實現到底部地平面的連接。根據良好的射頻使用習慣，所有未用的MMIC引腳也都連接到地。
元件和PCB建模
為了盡量減少甚至避免實際的調整，在建立原型之前需要通過仿真設計片外電路。預測潛在問題(如帶外不穩定性)還有助于避免將錯誤的PCB版圖提交給制造部門。
為了便于匹配電路的設計，需要通過測量處于典型偏置條件下的定制設計夾具上的物理器件獲得MMIC散射參數(s2p)。這種特征化夾具使用與原型LNA相同的PCB材料(10mil RO4350)。在利用穿透反射線(RTL)技術從原始數據中除去夾具效應后，生成的s2p數據就反映了器件及其PCB封裝外形(即器件下方的安裝焊盤和基板)。然后把s2p文件導入安杰倫科技的ADS2006A軟件用于電路仿真。
在第一次仿真迭代過程中，可以采用簡化的等效電路對片外元件進行建模。雖然制造商提供的s2p文件可以用于構建這些RLC無源器件的模型，但它們缺乏隨時修改元件值的便利性，可能減慢仿真器中的調諧過程。另外，電容制造商提供的s2p數據在有效性方面有嚴格的限制，因為它沿著芯片長軸只有一個參考面，所以其只對于并聯電容才是準確的。因為串聯在射頻通路中的電容是真正的雙端口器件，需要兩個參考平面，即一個端子需要一個參考平面，所以這種數據無法準確地表述這種電容。
通過直觀地選擇最重要的寄生元件，可以創建簡化的RLC元件等效電路，正如Rhea描述的那樣。由2個或3個元件的等效電路組成的這些元件模型只能解決基頻諧振，而現實世界的無源元件具有多種更高的諧振頻率。更精確的建模技術(如基于測量的模型)可以覆蓋多種更高的諧振頻率，但是要求額外的測量和計算機優化來開發。為了設計LNA阻抗匹配電路，可以容忍簡單模型的頻率限制，因為我們主要是對f0周圍的頻率范圍感興趣。值得注意的是，制造商提供的許多s2p文件也是頻率受限的。
電感模型使用了最接近f0的頻率點(通常是1.7GHz或1.8GHz，具體取決于制造商，這在數據手冊中可以找到)規定的QUL典型值，然后可以使用Q∝√f關系外推到3.5GHz以上。電感的寄生電容(Cpst)從公布的SRF典型值計算得到，但需要增加額外的0.1pF，以代表與PCB焊盤有關的寄生電容。電容模型中的寄生電感(Lpst)遵循供應商軟件中提供的值。
結果與討論
原型在以下條件下進行評估：5V供電電壓，3.5GHz中心頻率和室溫。通過使用3.3kΩ的RBIAS值將器件電流Idd設置為60±5mA。
最首要的設計目標是同時達到良好的反射損耗(IRL<-15dB)和低噪聲水平(F<1dB)。這個要求最初來自雙工器或濾波器對端接敏感的基站(BTS)市場部分。較老的基站實現通常依賴位于平衡LNA輸入端的隔離器或積分耦合器同時實現低反射損耗和噪聲系數。但是，鑒于成本和空間的考慮，較新的實現設法取消了隔離器或積分耦合器。在圖5中，在3.5GHz處測得的性能是：IRL=-16dB,ORL=-12dB和ISO=-32dB。在約300MHz處產生的最小反射損耗低于目標要求，然而并不需要重新調諧輸入匹配電路，因為其它要求已經滿足。除此之外，還需要有比普通E12更高粒度的LC值，將中頻帶搬移到準確的3.5GHz。測量得到的ISO要比同樣尺寸的單個EPHEMT好13dB左右。
圖5：測量和仿真得到的輸入反射損耗(IRL)、輸出反射損耗(ORL)和反向隔離(ISO)與頻率的關系。
在3.5GHz測得的噪聲系數稍低于1dB。由于前述的輸入匹配誤差，最小值被偏移到3GHz。最小的F要比單個PHEMT參考約低0.1dB。最大增益17.6dB發生在2.6GHz，但保持了15.6dB的足夠增益。
對最終的LNA潛在的不穩定性進行了徹底研究，結果見圖6所示的圖形。在通帶之外，增益單調地下降，其較小的拐點位于14GHz和18GHz。造成峰值的可能原因是元件諧振和輸入輸出耦合，但當這些峰值低于單位增益時，在尺寸不合適的金屬外殼中空腔共振風險很小。從圖7還可以看出Rollett穩定系數(公式31)，穩定性指標D=|S11S22-S12S21|。這兩個指標都是根據測量到的板級s2p計算出來的。由于測量表明在整個評估的頻率范圍內k>1和D<1，因此，能夠保證帶正實數部分的任何端接都具有絕對穩定性。
圖6：測量和仿真得到的噪聲系數(F)和增益(G)與頻率的關系。
圖7：測量和仿真得到的增益(G)、Rollett穩定系數(k)和穩定性指標(D)與頻率的關系。
由于接收機元件具有非線性，相鄰通道信號可能形成三階互調失真(IMD3)。由2f1-f2或2f2-f1關系確定的非線性不可能被濾除，因為它們非常接近有用信號。線性度的一個關鍵指標三階交點OIP3被定義為基頻信號功率(Pfund)和IMD3功率理論上的交叉點。在線性區域，OIP3可以利用公式3從IMD3幅度計算得到：
(公式3)其中，ΔIM是基頻信號功率和互調產物功率之間的差值(單位dB)。
評估這個設計時使用了位于3500MHz和3501MHz的兩個輸入聲調。然而，不希望有其它頻率間距去明顯改變結果。如圖8所示，在由Pi<-4dBm包圍的線性工作區域內，OIP3≥35dBm。這要比單個PHEMT低1dB，這個值非常顯著，因為VDS在共源共柵拓撲中只有一半。IMD中的零點或最佳點位于-6dBm輸入驅動點，表明這是AB類操作。形成零點的原因是小信號IMD和大信號IMD在飽和開始時處于異相狀態。
圖8：測量得到的輸出功率(Po)、三階互調功率(IMD3)和三階交點(OIP3)與頻率的關系。
通過降低G和增加F使接收機減敏的阻塞現象可以由異步干擾源(如共享同一鐵塔的強大的發射機)或同步源(如經過同時具有收發功能的收發器中的循環器或雙工器泄漏的信號傳輸)造成。因此，具有高增益抑制閾值的元件可以更加有效地抵抗阻塞。增益抑制主要是由放大器中的非線性轉移特性造成的，隨著作為次要因素的散熱漸增，放大器將被驅動到線性范圍之外。
圖9顯示了+19dBm的輸出1dB壓縮點(P1dB)，其類似于參考的單個EPHEMT。盡管共源共柵拓撲結構具有更低的VDS，還是獲得了很高的P1dB，因為GaAs更低的體積電導率具有更少的熱量損失，以及ePHEMT低膝點電壓(0.3V)在鉗位之前允許更大的電壓擺幅。允許電流Id像AB類功放那樣與功率的平方成正比(即Id∝Po2)，也導致了更高的P1dB，在類似的設計中顯示了在2.4GHz處有4dB的改善。
圖9：測量到的G和Id與輸出功率(Po)的關系。
本文小結
至此，已經用低成本、QFN2x2封裝的MMIC成功設計出了具有優良噪聲系數、增益和線性性能的3.5GHz LNA。結合芯片級的偏置調節器、ESD保護和穩定性網絡，可以將外部元件數量減少到12個。安華高的GaAs EPHEMT專有工藝可以在不降低增益、功率和線性度的條件下用單級電路實現+15dB的增益，這是因為共源共柵晶體管僅工作在VDD的一半。在3.5GHz頻率點，共源共柵拓撲結構與相同柵極寬度的單個EPHEMT相比，具有可觀的增益和隔離優勢。未來的工作將專注于輸入匹配誤差的校正，和在較寬電源電壓范圍內進行定性分析。