摘 要： 文章介紹了賽靈思公司的LTE基站目標設計平臺、無線基礎架構的半導體解決方案，以及用于射頻拉遠和射頻卡的LTE數字前端的LTE解決方案。
關鍵詞： LTE基站；無線技術；射頻
無線行業正在經歷一個挑戰與機遇并存的階段。固定和移動技術的融合正在繼續推動新技術的發展，使更多的人可以通過種類日益增多的應用和器件共享更豐富多樣的數據。若想贏得競爭優勢，您需要開發兼具靈活性和可擴展性的無線基礎架構，來支持高可靠性語音、視頻和數據業務：從毫微微蜂窩基站（家庭基站）直到宏蜂窩基站。
若想在這一市場上取得成功，就需要一個通用的平臺來支持最新的技術，幫助在所有地區完成部署并不斷擴展，以滿足網絡運營商的各種需求，同時最大限度地降低設備投資成本和運營成本。作為無線市場上領先的可編程解決方案供應商，賽靈思非常清楚無線基站設計人員面臨的嚴峻挑戰。賽靈思開發了一整套經濟高效而且可定制的構建模塊。這些模塊符合多種空中接口標準，如3GPP LTE、TD-SCDMA、WiMAX、W-CDMA/HSPA、CDMA2000和Multi-Carrier GSM。
在這一過程中，賽靈思特別注重提供一流的設計和IP來支持3GPP LTE的開發，同時還推出了多種旨在支持該標準的IP優化解決方案。例如，用于射頻拉遠RRH(Remote Radio Head)和射頻卡的LTE數字前端是市場上第一種全面的LTE解決方案，已被大量希望贏得優勢的客戶下載并應用到自己的系統開發工作中。
目標設計平臺無盡的可能性
賽靈思面向無線基礎架構的目標設計平臺提供了一種功能全面的解決方案，可以在提高生產率的同時幫助客戶贏得差異化的競爭優勢。該平臺可提供多種設計和開發環境選擇：(1)提供FPGA和經過認證的設計環境的基本平臺；(2)針對不同領域優化的平臺，增加了嵌入式處理、數字信號處理（DSP）或邏輯/連接專用的子卡；(3)無線市場專用的平臺，帶有設計無線基站專用的空中接口IP、連接和軟件。如圖1所示。
解決方案的靈活性
無線目標設計平臺使用戶可以節約開發空中接口基礎架構的時間，抽出更多時間為自己的設計注入特有的價值。
LTE基站目標設計平臺加快基站設計和開發
賽靈思目前已開發出最廣泛的LTE IP系列部件，包括完整的LTE數字前端以及用于基帶處理的上行鏈路和下行鏈路。這些部件還可以從毫微微蜂窩單元(femtocell)擴展到宏單元（macrocell）。賽靈思無線目標設計平臺將該系列組件的用途擴展到了板級基站設計，這種設計可同時支持FDD和TDD版本的LTE。為了驗證該平臺和IP的質量及標準遵從情況，賽靈思將依據行業標準，使用移動和UE測試設備對其進行嚴格測試。系統設計人員可以靈活地選擇模塊化硬件和軟件部件，加快自己的開發速度。包含模塊化硬件和軟件、可支持FDD和TDD-LTE的目標設計平臺如圖2所示。
無線基礎架構首選的半導體解決方案供應商
賽靈思能夠為RF數字前端(DFE)信號處理和基帶處理等領域的無線聯網設備及高級接口、連接及橋接應用提供高性能、經濟高效的解決方案，并第一個向市場上推出了3GPP-LTE優化的射頻及基帶IP核。
隨著設計人員在基站設計中越來越多地從原來的ASIC技術轉而采用靈活的可編程技術，賽靈思的市場份額還在繼續增加。推動這一轉變的原因是多方面的：
(1)ASIC的開發成本較高(65 nm高于2000萬美元)，開發所需的時間更長而且人力成本很高。對標準的細微修改就可能需要投入大量成本來對ASIC進行重新設計。
(2)在現場更換ASIC設計的成本非常高(初始部署成本為每站點1 000美元，升級一個包含50 000個基站的網絡需要5 000萬美元以上)。
遷移到40 nm甚至更先進的技術
硅芯片制造技術每一次進步時，半導體開發成本都會迅速增加，這正在迅速改變著整個行業的經濟性。只有在市場規模很大時（如普通消費產品），開發新的ASIC或ASSP才會帶來足夠豐厚的投資回報。實際上，人們普遍認為，專門為無線基礎架構設計的ASSP采用32 nm的技術時從經濟角度講會很不合算。相反，賽靈思可以繼續生產更大的器件，同時保證更高的集成度、更高的性能和更低的功耗；而且，通過縮小幾何尺寸并將成本分攤到多個市場上，它還可以降低成本。如圖3所示。
若想在當今這個無線通信新時代取得成功，就需要能以最低的成本提供最強大的數字信號處理功能和非常靈活的解決方案。由全球所有領先蜂窩運營商組成的下一代移動網絡（NGMN）聯盟和SDR論壇積極行動，推動對更大的靈活性及可通過軟件升級遷移到新技術的基站的需求。
目前賽靈思FPGA技術可以滿足這一需求，在無線基礎架構應用內提供多種關鍵優勢：
(1)降低CAPEX(設備投資開支)和OPEX（運營開支）；
(2)通過現場可重新配置功能增加收入；
(3)降低開發成本和風險；
(4)加快上市。
重新定義射頻性能
原始設備生產商（OEM）都在努力以更低的成本生產性能更高的通道，使射頻設計成為所有無線系統中被關注的重點。急劇上升的能源成本和功率損耗（例如，從放大器到天線電纜上的功率會損耗50%）增加了對更高能效的需求，同時也掀起了新一輪的創新浪潮，如高級射頻拉遠技術的開發。
這就要求更多地以數字方式對信號進行預處理，并為數字上變頻（DUC）和下變頻（DDC）、波峰因子降低(CFR)及數字預失真(DPD)開發合適的算法。這些高性能信號處理領域都是賽靈思FPGA的擅長領域。
主要的射頻設計挑戰(如圖4所示)包括：
(1)最大限度地提高功率放大器的效率，提高總體性能；
(2)降低成本，同時提供涵蓋多種技術、流量類型、地區和氣候條件的全面技術支持；
(3)擴大基站覆蓋范圍，增加用戶數而不降低通話質量或增加成本；
(4)提供很高的系統可靠性，支持5個9的可靠性(99.999%的可用性意味著每年的停機時間不到5 min）。
賽靈思射頻解決方案
在射頻功率放大器核心，數字處理要求與模擬架構密切相關。賽靈思與客戶攜手，共同優化賽靈思算法及客戶專用的算法。這種密切的合作關系催生了大量根據客戶的具體要求定制的高帶寬、高性能CFR及DPD設計。
賽靈思可以為客戶帶來多種技術優勢，包括：
靈活的技術：實現高效、集成、多模、多標準射頻；遠程升級功能可避免技術過時風險。
性能和可擴展性：滿足多方面的客戶需求而無需修改PCB。
低功耗：低功耗器件，為高級算法提供理想的平臺，降低系統級功耗。
低成本：高級數字算法，降低功率放大器的投資成本和運營成本；通過非常高效的架構和IP來減小FPGA尺寸，降低硅元件成本。
集成和可靠性：可集成到單一器件中，提高可靠性，最大限度地降低現場設備返還和后端服務成本。
可用的3GPP-LTE功能
3GPP-LTE數字前端-包括LTE優化的DUC、DDC、CFR和DPD IP。
“參考設計和IP”部分列出了支持其他標準的更多功能。
應用實例：單一扇區HSPA 15 MHz(3載波)帶分集射頻卡
初始設計使用6套ASSP器件，功耗超過8 W，定價為219美元（1 000件的定價）。這6套ASSP是生產商確保有足夠的分集，使他們的器件可滿足多個市場的需求所必需的。使用更多集成ASSP可能會減小設備尺寸，但會使開發風險過高。
將這些功能合并到一個FPGA中可以大幅度降低功耗，并將設備成本降低30%以上。賽靈思技術可帶來更大的靈活性，幫助在產品的整個生命周期內進一步節約成本。
基帶市場上的新機會
基帶處理信號鏈既帶來了嚴峻挑戰，又為實現BTS技術的創新創造了絕無僅有的好機會。這已成為眾多生產商之間展開競爭、實現產品差異化的一個關鍵領域。如圖5所示。
隨著人們越來越多地認識到，早期2G和3G系統使用的許多架構不能很好地擴展，滿足3GPP-LTE要求的性能和延遲要求，市場競爭近來變得異常激烈。這意味著處理鏈需要處理比以往任何時候更多的吞吐量，而且必須在更短的時間里實現這一目標。除了需要應對系統架構方面的種種挑戰外，設計工程師們還需要開發一種能滿足運營商的要求，大幅度降低設備投資和運營成本的系統。所有這些為基帶處理設計人員帶來了很大壓力。
賽靈思基帶解決方案
在3GPP-LTE之前已出臺的無線標準中規定的系統分區方法足以滿足當前的需求。然而，3GPP-LTE的低延遲性能要求使DSP和FPGA之間的數據流疲于應付，造成了瓶頸。最新推出的賽靈思LTE Channel Uplink和Downlink LogiCORETM可幫助緩解這一問題，因為它們可以將更多基帶處理功能集成到FPGA中，帶來了降低成本和功耗等額外優勢。MIMO處理等新功能對基帶系統設計提出了更高的性能要求。賽靈思致力于積極推動這些解決方案的發展，并率先向市場上推出了第一款LTE MIMO編碼器。常見的基帶解決方案如圖6所示。圖7為經過改進基于扇區的架構。
賽靈思技術的優勢包括：
(1)靈活的技術：允許在部署完成后修改特性，因此可以從遠程對設計進行升級，避免設計過時。
(2)可擴展性：基帶設計可以從小型微蜂窩擴展到大型宏蜂窩，甚至毫微微蜂窩。
(3)集成：通過單一芯片3GPP-LTE基帶PHY解決方案降低功耗，提高可靠性。
(4)低功耗：與多DSP器件基帶架構相比可大大降低功耗。
(5)低成本：提供符合多個無線標準的單一基帶架構，提高工程效率。
(6)可靠性：集成到賽靈思高質量、經過嚴格測試的標準產品中，提高總體系統可靠性。
可用的3GPP-LTE功能包括：
(1)3GPP-LTE Channel Uplink和Downlink；
(2)3GPP-LTE MIMO編碼器；
(3)3GPP-LTE Turbo編碼器/解碼器。