??? (1)TCLK(Test Clock Input)：TAP時鐘驅動信號。
??? (2)TMS(Test Mode Select)：TAP的模式選擇信號，用來控制狀態機的轉換。
??? (3)TDI(Test Data Input)：數據串行輸入接口。
??? (4)TDO(Test Data Output)：數據串行輸出端口。
??? (5)TRST(Test Reset Input)：TAP Controller復位信號。
??? TAP是芯片與仿真器的接口，對芯片的任何訪問都是通過TAP來實現。TAP Controller通過TMS控制信號和TCLK時鐘驅動信號實現狀態轉換，其狀態轉換機如圖2所示[1]。狀態轉換機共有16個狀態，每一個狀態在TCLK上升沿根據TMS信號的高低電平來決定是否進入下一個狀態。

　　通過TAP訪問數據寄存器(DR)的步驟為：(1)通過指令寄存器(IR)選擇待訪問的數據寄存器；(2)指定的數據寄存器連接在TDI和TDO之間；(3)在時鐘信號TCLK的驅動下，由TDI實現新數據輸入，由TDO實現數據輸出[3]。
2 ARM920T調試系統
　　ARM920T處理器與調試相關的模塊有ARM CPU core(提供調試的硬件支持)、Embedded ICE(產生調試中斷，設置斷點和觀察點)和TAP Controller等。
?ARM920T常用掃描鏈[2]有：
??? Scan chain 0，長度為184 bit，可實現芯片連接檢查和芯片內部邏輯測試。
??? Scan chain 1，長度為67 bit，其中包括32 bit數據位、32 bit指令位和3 bit控制信號。
??? Scan chain 2，可訪問EmbeddedICE中的硬件寄存器。
??? Scan chain 3，長度用戶自定義，可以訪問外部邊界掃描鏈。默認使用的掃描鏈。
??? Scan chain 6，包括32 bit數據位、7 bit地址位、1 bit讀寫控制位，可對ETM9中的寄存器編程。
　　ARM920T中常用指令有：
??? IDCODE(b1110)：主要用來讀取CPU ID號。
??? SCAN_N(b0010)：主要用來實現不同掃描鏈的選擇，ARM920T默認選擇掃描鏈3。
??? EXTEST(b0000)：將掃描鏈置于外部測試模式。
??? INTEST(b1100)：將掃描鏈置于內部測試模式。
??? RESTART(0100)：使ARM920T處理器由調試態返回正常運行態。
3 燒寫系統實現
　　NAND Flash燒寫系統分為硬件系統和軟件系統。硬件系統負責JTAG協議轉換，實現對TAP的硬件控制；軟件系統負責JTAG工作時序的模擬以及TAP的軟件控制，是燒寫系統的核心。
3.1 硬件實現
　　一般JTAG仿真器并不具有Flash燒寫功能，且其價格比較昂貴，因此文中采用了目前較為流行且比較簡單的WIGGLER小板，實現JTAG Flash在線燒寫的硬件支持。這種WIGGLER小板是一種簡易并口JTAG，可方便地實現并口對TAP的直接控制。硬件原理圖如圖3所示。其中74HC244是一款三態緩沖器，其作用是實現電平轉換。

3.2 軟件實現
　　軟件系統總體上分為4個層次：并口驅動層、JTAG控制層、數據處理層以及應用程序層。軟件的層次結構如圖4所示。

　　并口驅動層實現軟件最底層的操作，本軟件基本的思想就是通過對PC機上標準并口的直接操作實現對TAP的控制，從而達到觀測和控制芯片的目的。JTAG控制層是整個軟件的關鍵部分，它利用并口驅動層底層操作接口，實現TAP操作和狀態機不同狀態的循環控制。數據處理層相對于底層和上層的功能，可視為數據處理緩沖層，這一層并沒有牽扯到任何底層的操作，僅是為了方便應用程序的實現，定義了一些關鍵的數據結構和數據處理函數。應用程序層是軟件核心功能實現層，主要實現了NAND Flash工作時序的軟件模擬以及有關的讀、寫及擦除等操作。
3.2.1 Linux下并口操作
　　Linux程序運行在保護模式下，不能直接對并口進行操作，可通過函數調用ioperm(unsigned long port，unsigned long num， bool on_off)來獲得并口的訪問權。參數port代表要訪問并口的地址，在程序中共定義了三個并口地址：#define LPT1 0x378、#define LPT2 0x278和#define LPT3 0x3bc；參數num代表連續的端口數目，一般包括數據寄存器端口、控制寄存器端口和狀態寄存器端口；邏輯變量on_off代表對端口操作方式，1代表打開0代表關閉。并口可用性可通過向端口寫入數據再讀回數據的方式來檢查，讀回的數據如果和寫入的數據相同則端口可用。并口驅動層提供的訪問接口有：
　　int Getvalidppt(void)；?????? //取得可用并口地址
??? void Setpptcompmode(void)；?? //設置并口工作模式
　　此外還有兩個宏定義：
??? #define Outputppt(value) outb(unsigned long validPort，value) //并口數據輸出
??? #define Inputppt() inb((unsigned long) (validPpt+0x1))??????? //并口數據讀入
3.2.2 JTAG控制層
??? JTAG控制層主要實現TAP CONTROLLER控制，其中涉及TCK、TMS、TDI、TDO 4個控制信號和狀態機的實現。輸出信號控制接口由如下宏實現：
??? #define JTAG_SET(value) Outputppt(value)
其中value為輸出數據，組合模式為TDI|TMS|TCK，TDI、TMS、TCK分別有兩種狀態，如：TDI_H、TDI_L，TMS_H、TMS_L，TCK_H、TCK_L，分別代表三種信號的高低電平。
??? 輸入信號(TDO)接口由如下宏實現：
??? #define JTAG_GET_TDO() ((Inputppt()&(1<<7)) ? LOW:HIGH )
??? TDO輸出信號與狀態寄存器第7位相連，此位使用了反相器，故在讀入數據時需要取反。
??? JTAG控制層利用TAP Controller狀態控制機主要實現數據的輸出與輸入、指令的輸入、CPU ID號的讀取等功能。主要的接口函數有：
??? void JTAG_Shiftdrstate(char *wrDR， char *rdDR)；
　　　　　　　　　　　　　　　　　　　　//同時實現數據輸出與讀入
??? void JTAG_Shiftdrstatenotdo(char *wrDR)；
??? void JTAG_Shiftirstate(char *wrIR)；//指令輸出
??? void JTAG_Readid(void)； 　　　　　//讀取CPU ID
　　訪問指令寄存器的狀態轉換流程為：
??? Run-Test/Idle->Select-DR-Scan->Select-IR-Scan->Capture-IR->Shift-IR->Exit-IR->Update-IR-> Run-Test/Idle
??? 數據寄存器由指令寄存器中的當前指令決定，訪問數據寄存器的狀態轉換流程為：
??? Run-Test/Idle->Select-DR-Scan->Capture-DR->Shift-DR->Exit-DR->Update-DR-> Run-Test/Idle
??? 函數JTAG_ShiftDRState()同時實現數據讀入、讀出，其程序流程圖如圖5所示。

3.2.3 數據處理層
　　邊界掃描單元在使用前需要初始化，邊界掃描單元的數目即為邊界掃描鏈的長度，s3c2410處理器的邊界掃描鏈的長度為426。處理器的每個引腳都對應一個邊界掃描單元，每個引腳可視為邊界掃描單元的索引，s3c2410處理器有272個引腳。對邊界掃描單元的初始化即是對處理器引腳賦初值。初始化數據放在邊界掃描鏈數組中，有如下定義：
??? char outcelldata[SC2410_MAX_CELL_INDEX+2]；
??? char incelldata[SC2410_MAX_CELL_INDEX+2]；
??? 數組outcelldata[]存放待輸出數據，incelldata[]存放讀入數據，數組的每個單元對應一個邊界掃描單元。其中SC2410_MAX_CELL_INDEX為s3c2410處理器邊界掃描單元的數目426。
??? s3c2410處理器數據寬度為32位，地址線27位，為便于數據、地址的統一處理定義如下3個數組：
??? int? dataoutcellindex[32]；
??? int? dataincellindex[32]；
??? int? addrcellindex[27]；
??? 數據輸出與讀入對應不同邊界掃描單元，如：DATA0讀入對應的掃描單元索引為100，輸出對應的掃描單元的索引為99。將數據輸出掃描單元的索引組合到具有32個元素的數組(dataoutcellindex)中，便于數據輸出掃描單元的引用；將數據讀入掃描單元的索引組合到具有32個元素的數組(dataincellIndex)中，便于數據讀入掃描單元的引用；將地址輸出掃描單元的索引組合到具有27個元素的數組(addrcellindex)中，便于地址輸出掃描單元的引用。比如數據位DATAO要輸出低電平，數組引用方式如下：
??? outcelldata [dataOutCellIndex[0]]=LOW；
??? 從DATA0讀入一位數據，數組的引用方式如下：
??? incelldata[dataInCellIndex[0]]=JTAG_GET_TDO()；
??? 數據處理層主要接口函數有：
??? void SC2410_Initcell(void)； 　　　//邊界掃描單元初始化
??? void SC2410_Setpin(int index， char value)；
　　　　　　　　　　　　　　　　　　　//處理器引腳電平的設置
??? char SC2410_Getpin(int index)；?? //引腳信號的讀入
??? void SC2410_Setaddr(U32 addr)；?? //設置地址數據
??? void SC2410_Setdatabyte(U8 data)；//寫字節數據
??? U8 SC2410_Getdatabyte(void)；???? //讀字節數據
3.2.4 應用程序層
??? 應用程序層主要實現NAND Flash的讀、寫及擦除等上層操作。以K9F1208為例，NAND Flash一般的操作流程是：先向Flash芯片發操作命令，再發操作地址，如果Flash芯片準備就緒再進行數據的讀/寫或芯片的擦除等操作。K9F1208主要控制信號有：CLE(芯片命令鎖存，高電平有效)、ALE(地址鎖存，高電平有效)、WE(芯片寫操作，低電平有效)、RE(芯片讀操作，低電平有效)、CE(芯片使能)、R/B(芯片狀態指示，高電平代表芯片就緒，低電平代表芯片忙)、IO(0~7)數據輸入/輸出端口。程序主要接口函數有：
??? NF_CMD()：實現Flash寫命令操作。
??? NF_ADDR()：實現Flash地址輸出。
??? NF_WRDATA()：實現數據寫。
??? NF_RDDATA()：實現數據讀。
??? 參考K9F1208芯片寫命令操作時序，NF_CMD() Flash寫命令函數實現為：設CE片選信號有效；命令鎖存信號CLE有效同時無效地址鎖存信號ALE；寫信號WE有效同時無效讀信號RE；輸出命令；最后無效WE信號實現命令鎖存。其他相關函數的實現都是以軟件的方式模擬NAND Flash的硬件工作時序，其實現方法與Flash寫命令函數NF_CMD()相似。
3.3 測試及實驗
??? 燒寫軟件在Linux系統下編譯成功，在命令行輸入“./zjx_sjf_linux /f:interrupt.bin”，燒寫程序開始運行，運行界面如圖6所示。其中zjx_sjf_linux是應用程序名，/f:為命令行參數，interrupt. bin為待燒寫程序。