結合采用低功耗元件和低功耗設計技術在目前比以往任何時候都更有價值。隨著元件集成更多功能，并越來越小型化，對低功耗的要求持續增長。當把可編程邏輯器件用于低功耗應用時，限制設計的低功耗非常重要。本文將討論減小動態和靜態功耗的各種方法，并且給出一些例子說明如何使功耗最小化。

功耗的三個主要來源是啟動、待機和動態功耗。器件上電時產生的相關電流即是啟動電流；待機功耗又稱作靜態功耗，是電源開啟但I/O上沒有開關活動時器件的功耗；動態功耗是指器件正常工作時的功耗。

啟動電流因器件而異。例如，基于SRAM的FPGA具有高啟動電流，因為這類器件剛上電時是沒有配置的，而需要從外部存儲芯片下載數據來配置它們的可編程資源，如路由連接和查找表。相反地，反熔絲FPGA不需要上電配置，因而沒有高啟動電流。

像啟動電流一樣，待機功耗主要依賴于器件的電子特性。由于SRAMFPGA互連中SRAM單元的數量相當大，它們甚至在待機時也要消耗數百毫安電流。反熔絲FPGA具有金屬到金屬互連，不需要額外的晶體管來保持互連，因而也就不會產生額外的功耗。但是，對上述兩種FPGA類型來說，漏電流將隨工藝幾何尺寸的縮小而增加，這加劇了功耗問題。

另一個難題是動態功耗，其動輒比待機功耗大好幾倍。動態功耗與FPGA內部單元（如寄存器和組合邏輯）寄生電容的充電和放電頻率成比例，因而通常要針對設計進行優化。

下面將介紹FPGA設計中常用的一些可以降低功耗的技術：

采用FPGA的低功耗系統設計技術

1.狀態機編碼。大量的邏輯資源是由實現的有限狀態機的類型來定義的。One-hlt狀態機編碼創建每個狀態的一個觸發器的狀態機，與Gray和二進制狀態機，較少利用one-hot狀態機可以獲得功效更好的設計。一些綜合器軟件能自動對狀態機進行編碼，但最有效的方法是直接在HDL代碼中定義狀態值。

2.保護賦值。賦值保護的關鍵在于：若最終的輸出不需要更新，則阻止輸入信號向下傳播到其它邏輯塊。對輸入信號的賦值保護可確保僅在適當時改變輸出值，從而將不必要的輸出開關減至最少。

在大型組合邏輯（例如寬總線復用器）的輸入端加鎖存器，這能抑制無效的開關活動，因為僅當輸出需要更新時輸入才被鎖好。類似地，可利用控制寄存器來打開或關閉低級別的模塊（如子模塊中的狀態機）。使大總線和子模塊保持在一個恒定狀態有助于減少不相關輸出開關的數量。

3．組合環。在不注意的時候，設計師偶爾可能在FPGA設計中創建了組合環。當一組相關的組合邏輯在特定的條件下不斷振蕩時，就會形成這些組合環。振蕩器將消耗FPGA中的許多電流。因此，最好是評估振蕩器，或確保在重新評估之前任何反饋邏輯都由一個寄存器來進行門控。

4．門控時鐘。對于暫時不使用的模塊，系統可以減慢或停止其時鐘。在任一給定時間，通過時鐘可以節省功耗。門控時鐘可以極大地節省功耗，因為有源時鐘緩沖器的數目減少，翻轉觸發器的次數將減少，因而那些觸發器的輸出端將減少可能反轉。門控時鐘要求仔細地規劃和分割算法，但節省的功耗相當可觀。

系統級應用的功耗節省方法：

1．系統時鐘速度。系統時鐘頻率對電路板的總功耗有顯著影響，因為時鐘信號的開關活動最多，電容性負載最大。不過，時鐘速度又與帶寬性能直接相關。為了在功耗和吞吐量之間取得一個最佳平衡，設計者可以向不需要快時鐘的元件提供較慢的時鐘，而向那些對帶寬很關鍵的元件提供快時鐘，或使用一個內建的鎖相環來為需要高速性牟的特定模塊產生一個快時鐘。

2．元件使能。有時，即使它們行為對目前功能而言是不必需的，輸出端仍會被賦值。為了減少示使用的I/O產生的多余功耗，可以把一個系統控制器映射到FPGA，以關閉暫時不用的器件。當一個器件與當前操作無關時，系統控制可以解除其使用信號；或者，若該器件將在長時間內不被訪問，則可以把它置于睡眠模式。在低功耗FPGA中實現這樣一個系統控制器可以減少系統的總開關活動，并智能地使一些暫不需要的器件保持在睡眠模式。元件使能類似于賦值保護，只不過元件使能是在系統級實現的，它控制的對象是電路板上的元件而非FPGA中的模塊。

3．智能協處理器。一般來說不得，液晶顯示屏和微處理器占用了設計中的大部分功耗預算，

因此，常常通過降低LCD屏幕亮度或部分關閉屏幕來節省功耗。同樣地，使微處理器保持在睡眠模式也可以延長電池壽命。

不幸的是，微處理器通常需要處理多個器件的中斷服務程序，這就使微處理器很難處于睡眠模式。鑒于此，把外圍振作和中斷控制等任務卸載到一個低功耗FPGA上可以大大降低功耗。在FPGA中實現的一個低功耗中斷控制器或數據協處理能夠自己處理一些中斷活動，所以可以避免為了低優先級活動而喚醒微處理器。

對于那些嚴格要求低功耗的系統而言，采用合適的低功耗可編程邏輯器件和可以節省功耗的設計技術，有助于使系統功耗降至最小。