文獻標識碼： A
文章編號： 0258-7998(2012)02-0028-03
目前，U盤等USB移動存儲載體由于其容量大、價格低、攜帶方便、可靠性高等優點，得到了越來越廣泛的應用，在生活、工作中隨處可見。然而，USB移動存儲載體的便利性及其自身安全脆弱性的矛盾十分突出。
本文針對U盤的安全隱患，分析目前較為常見的解決方法，利用SoPC技術，設計實現了一款基于NiosⅡ處理器的U盤安全控制器。該控制器位于PC機和U盤之間，通過對U盤進行扇區級的加解密操作，將普通U盤升級為安全U盤，保證U盤中數據的安全性?？刂破髯裱璘SB MassStorage類協議，無需專用驅動，即插即用，具有靈活方便、安全性高等優點[1]。
1 安全控制器的整體設計
1.1 安全U盤解決方案分析
U盤最為突出的安全問題是其內部所存儲的數據都以明文形式存儲，任何人得到該存儲載體，即可對其中的數據進行任意的操作。因此，普通U盤一旦丟失，其存儲的數據則毫無安全性可言。針對這一問題，目前已經有多種解決方法，其中較為常見、安全性較高的是采用專用安全U盤的方法。
專用安全U盤的硬件架構如圖1所示，主要由微處理器、存儲芯片(NandFlash)、USB模塊及加解密模塊等組成[2]。當U盤和PC機進行數據傳輸時，加解密模塊在微處理器的控制下對數據流進行加解密操作，使得U盤存儲芯片中的數據都以密文形式存在。當PC機對數據進行讀寫時，首先需要進行身份認證，若認證不通過，則讀寫操作不能進行，即使攻擊者將安全U盤物理分解，直接讀取存儲芯片，而由于存儲芯片中的數據是以密文形式存在的，攻擊者也只能獲得數據的密文。安全U盤通過加解密和認證相結合的方法，保證其存儲數據的安全性。
專用安全U盤由于保密性高的優勢，在一些特殊場合得到了廣泛的應用。然而安全U盤也有自身的不足，主要表現在：
(1)成本高。與普通U盤相比，安全U盤硬件構造復雜，成本通常為普通U盤的數倍乃至數十倍。
(2)開發難度大。安全U盤開發涉及USB協議、加解密算法、密鑰保護方案、NandFlash讀寫等，其涉及面廣、開發周期長、工作量大。
(3)密鑰、算法、數據保存在同一載體中。若安全U盤丟失，則直接導致密鑰、算法和數據一起丟失，不但增大了數據被破解的可能性，而且有可能導致密碼算法的丟失。
1.2 U盤安全控制器的系統設計
本文借鑒安全U盤的優缺點，按照方便快捷、安全性高的原則，利用SoPC技術，設計實現了U盤安全控制器。片上可編程系統SoPC技術是基于可編程編輯器件PLD解決方案的片上系統(SoC)。SoPC是PLD和ASIC技術融合的結果，是一種軟硬件協同設計技術。SoPC可以方便地將硬件系統（包括處理器、存儲器、外設和自定義邏輯電路等）和固件集成到一個PLD器件上，構建成一個可編程的片上系統，具有設計靈活、可裁剪、易升級、可編程等優點，同時還有豐富的IP核資源可供使用[3]。
本文所設計的安全控制器系統架構如圖2所示，安全控制器位于PC機和U盤之間，主要由USB Device模塊、USB Host模塊、微處理器、緩沖區、加解密模塊等組成。控制器對于PC機表現為一個USB大容量存儲（MassStorage）類設備，而對于U盤，則表現為一個USB Host。USB Device模塊負責接收PC機的命令和數據，USB Host模塊負責向U盤等USB發送命令和數據，加解密模塊則完成數據的加解密，整個系統在微處理器的控制下工作。
2 安全控制器硬件架構的設計實現
本設計采用USB接口芯片+FPGA的方案來實現安全控制器的硬件架構，通過微處理器器對USB接口芯片的控制即可實現USB通信。采用USB接口芯片有助于降低開發費用，縮短系統的開發周期。
2.1 USB接口芯片選型
本設計中，安全控制器既要實現USB Host的功能，又要實現USB Device的功能。因此，若能采用一片USB接口芯片實現兩者的功能，則有助于降低硬件系統的復雜性。綜合USB芯片的功能需求、價格、硬件復雜性等因素，本設計選用NXP公司的ISP1761作為USB接口芯片。
ISP1761是一個單芯片的高速USB OTG 控制器，在其單芯片上集成了一個OTG控制器、一個主機控制器和一個外設控制器，主機和外設控制器兼容USB2.0協議，并支持480 Mb/s的高速傳輸。ISP1761有3個USB接口，接口1可以被配置為Host接口、Device接口或者OTG接口，接口2、3只能被配置為Host接口。在OTG模式下，ISP1761的接口1可通過跳線靈活配置成Host接口或Device接口。ISP1761可以直接與目前市場上的大多數帶尋址功能的微處理器直接連接，微處理器通過讀寫ISP1761內部的寄存器或存儲器即可實現USB通信功能。ISP1761支持DMA傳輸，可以提高數據的吞吐率[4]。
2.2 控制器整體硬件架構
安全控制器整體硬件架構如圖3所示，由SoPC模塊和ISP1761芯片及按鍵組成。SoPC模塊使用Altera公司提供的開發工具SoPC Builder生成，主要由NiosⅡ控制器、內存、加解密模塊、JTAG、ISP1761控制器、鎖相環、PIO控制器和DMA控制器組成。
NiosⅡ控制器作為整個系統的核心，完成對各個模塊的調度和控制；鎖相環為系統各個模塊提供所需要的時鐘；加解密模塊完成數據流的加解密功能；ISP1761控制器則用來連接NiosⅡ控制器和ISP1761芯片，通過該控制器，NiosⅡ處理器可以訪問ISP1761芯片內部的寄存器和存儲器；DMA控制器負責PC機到控制器、控制器到U盤的數據傳輸，提高數據傳輸速率。ISP1761芯片分別連接主機和U盤，在NiosⅡ的控制下實現USB Host接口和USB Device接口的功能。
3 安全控制器固件的設計實現
3.1 固件模塊及層次的劃分
安全控制器固件實際上是運行于NiosⅡ處理器上的COS（Chip Operating System），主要負責監控USB Host接口及USB Device接口的狀態，解析PC機發出的命令，對系統各個模塊進行調度，實現PC機到U盤間的數據通信，完成數據流的加解密。
安全控制器固件主要包括初始化模塊、USB Host模塊、USB Device模塊、DMA模塊、密碼模塊等。各模塊的功能如下：
(1)初始化模塊：安全控制器系統的啟動；ISP1761芯片接口的配置，將接口1配置成USB Host接口，接口2配置成USB Device接口。
(2)USB Host模塊[5]：檢測USB接口芯片Host接口的狀態，檢測U盤的插入和移除等；向插入的USB設備發出標準的USB標準命令，獲取設備描述符、配置描述符、接口描述符、端點描述符等；向插入的USB設備發出USB MassStorage類命令，獲取設備的容量等基本信息及對設備進行讀寫操作。
(3)USB Device模塊：向PC機報告USB設備的插入；響應PC機發出的標準的USB命令，返回相應的數據，如各種描述符等。此時返回的描述符應為安全控制器的描述符；響應PC機發出的USB MassStorage命令，返回設備的基本信息，此時返回的基本信息應為U盤的信息。
(4)加解密模塊[6]：身份認證方案的實現，如用戶口令的保存、更改等；加解密算法的高速實現及密鑰的保護等。
(5)DMA模塊：DMA控制器的配置、啟動等。
安全控制器固件層次劃分如圖4所示，主要包括硬件抽象層、USB協議層和批量傳輸層。硬件抽象層主要實現NiosⅡ處理器對外設的讀寫以及對ISP1761芯片內部寄存器和存儲器的訪問；USB協議層通過對ISP1761芯片的控制實現USB協議；批量傳輸層則實現MassStorage類的操作，通過Bulk-In和Bulk-Out端點，完成CBW、數據、CSW的傳輸。安全控制器在批量傳輸層對數據進行扇區級的加解密操作，不進行文件系統級的解析。
3.2 整體工作流程
以一次PC機向U盤寫數據的過程為例，U盤安全控制器的工作流程如圖5所示。
(1)U盤安全控制器初始化；
(2)循環檢測ISP1761芯片Host接口的狀態，判斷是否有USB設備插入；
(3)若檢測到USB設備，判斷設備是否是USB MassStorage類設備；
(4)若是USB MassStorage類設備，則向PC機報告設備的插入，否則返回步驟(2)；
(5)安全控制器響應PC機發出的命令，包括USB標準命令和Mass Storage類命令，返回描述符及所插入設備的基本信息；
(6)PC機發出寫(Write10)命令及數據，安全控制器將數據加密，然后向U盤轉發寫命令及加密后的數據；
(7)一次傳輸過程結束。
本文針對USB存儲設備的安全問題，利用SoPC技術，設計實現了U盤安全控制器，并在terasic公司的DE3開發板上得到驗證。結果表明，該控制器將普通U盤升級為安全U盤，保證U盤中的數據都以密文形式存在，方便快捷、安全性高，具有廣泛的應用前景。下一步重點是研究密碼方案，如身份認證方案的設計、密鑰的保護及加解密算法的高速實現等。
參考文獻
[1] 王威.具有身份認證及數據加密U盤的研究與實現[D]. 沈陽：沈陽航空工業學院，2010.
[2] 李亞強.基于Z8HM2芯片的加密U盤的設計[D].哈爾濱：哈爾濱工業大學，2010.
[3] SoPC Builder Data Sheet[EB/OL].[2011-08-15].http://www.altera.com.cn/literature/lit-index.html.
[4] ISP1761 user manual[EB/OL].[2011-08-10].http://www.doc88.com/p-5420112991.html.
[5] 董揚生.USB主機在嵌入式系統中的應用[D].南京：南京理工大學，2008.
[6] LIBERATORI M，OTERO F B.AES-128 cipher high speed，low cost FPGA implementation[C]．2007 3RD Southern Conference on Programmable Logic，2007(12)：195-198．