0 引言
綠色環保節能是全球化的熱潮，而嵌入式計算機系統被廣泛應用于便攜式和移動性較強的產品，低功耗設計不僅是綠色環保的要求，也是嵌入式計算機系統體積和質量的約束。隨著市場對嵌入式計算機系統在體積和性能方面要求的不斷提升，小體積、高性能與有限的電池能量之間的矛盾曰益突出，系統低功耗設計是解決這一矛盾的有效手段。基于ARM的嵌入式計算機系統在保證系統性能的情況下通過硬件和軟件兩方面低功耗的設計來最大限度地降低嵌入式計算機系統的功耗。

1 系統組成
嵌入式計算機系統采用ARM9微處理器PXA270為核心，外圍擴展了許多標準的IO接口來實現系統功能，如顯示、數據采集、定位、通信等功能。系統主要由處理器子系統、存儲器子系統、電源管理子系統、GPS導航定位子系統、LCD觸摸屏子系統、矩形鍵盤和擴展總線接口子系統等組成，擴展的標準IO接口包括USB接口、串口、以太網接口、CAN接口、音頻接口等，硬件結構框圖如圖1所示。由于嵌入式計算機系統不能一直有充足的電源供應，需用電池來供電，所以設計過程中需要從各個細節考慮降低功率消耗，從而延長電池使用時間。如圖1所示，系統隨著實現功能的增多相應的功耗也會增大，根據系統組成主要的功耗在于微處理器、LCD觸摸屏、集成電路、電阻和有源器件等，設計過程中需要從全局來考慮功耗的設計，下面將詳細描述功耗產生的原因和低功耗的設計與實現。

2 功耗產生的原因
如圖1所示的嵌入式計算機系統硬件架構中，功耗主要來源于以下幾個方面：微處理器、LCD觸摸屏、集成電路、電阻和有源器件等。其中微處理器是系統功率消耗的主要來源，它幾乎占據了除LCD觸摸屏以外的整個系統功耗的一半以上，所以選擇低功耗的微處理器對于系統的功耗大小有舉足輕重的影響。LCD觸摸屏是嵌入式系統中功耗的另一個主要來源。除了微處理器和LCD觸摸屏之外，集成電路是系統組成的主要器件，對應的電路中只要有電流流過，就會產生功耗。集成電路的功耗主要包括開關功耗、靜態功耗、動態功耗、短路功耗和漏電功耗，對于目前大多數采用CMOS工藝的集成電路來說，主要的功耗是動態功耗，是指電路翻轉時產生的功耗，它是由于電路翻轉時存在跳變沿，在翻轉的瞬間，電流較大，所以動態功耗較大。除此之外，電阻和有源器件也是系統中功耗產生的一個原因，尤其在有源器件的狀態變化時產生較大的電流和電壓，引起較大的功率消耗。另外，CMOS電路中最大的功耗來自于內部和外部的電容充放電產生的功耗。
據功耗產生的原因，結合實際的應用環境，本設計的嵌入式計算機系統通過硬件和軟件的低功耗設計來實現系統的低功耗，下面詳細描述。

3 硬件的低功耗設計與實現
3．1 低功耗的微處理器選擇
如前所述，嵌入式計算機系統的微處理器是系統功耗的主要來源，所以在選擇微處理器即CPU時，不僅要注意微處理器的性能優劣(比如時鐘頻率)及提供的接口和功能多少，對于嵌入式計算機系統來說也要注重微處理器的功耗特性。微處理器的功耗包括內核消耗功耗和外部接口消耗功耗，內核消耗功耗主要體現在供電電壓和時鐘頻率的高低；外部接口消耗功耗體現在專門I／O控制器的功耗。
在本系統的設計中通過對微處理器的性能和功耗的比較和衡量，我們選擇了低功耗的微處理器PXA270，PXA270的主頻可以設置在104MHz到624MHz之間；PXA270嵌入式處理器在個人的互聯網客戶端架構處理器(PCA)中集成無線MMX技術，使得它擁有高性能、低功耗的多媒體加速能力，能夠很好地支持MPEG4和MP3解碼；同時加入了Intel Speed Step動態電源管理技術，在保證CPU性能的情況下，最大限度地降低小型嵌入式計算機系統的功耗。
3．2 接口電路的低功耗設計
嵌入式計算機系統的接口電路的低功耗設計主要體現在以下幾個方面：
(1)選擇靜態電流較低的外圍芯片，設計中除考慮系統的功能實現以外，在外圍接口芯片如USB接口、串口、以太網接口、CAN接口、音頻接口的設計芯片都盡量選擇靜態電流較低的芯片來實現系統功能。
(2)恰當地選擇上拉電阻／下拉電阻。對于嵌入式計算機系統的接口電路設計，許多信號管腳都涉及上拉電阻或下拉電阻，在設計中考慮能正常驅動后級信號的情況下，上拉電阻或下拉電阻盡量選擇較大的阻值。如同樣是在3．3V的系統中用10kΩ的上拉電阻比用4．7kΩ的上拉電阻，當輸出為低時，每只腳上的電流消耗少0．37mA，若系統設計中存在100個這樣的管腳，就減少了37mA的電流。系統的接口電路中多數情況為低的信號設計上用下拉電阻來節省功耗。
(3)懸空腳盡量接地或上拉到VCC。系統中的集成電路基本都是CMOS器件，CMOS器件由于其懸空的輸入端的阻抗極高，很可能感應一些電荷導致器件被高壓擊穿，而且還會導致輸入端信號電平隨機變化，導致CPU在休眠時不斷地被喚醒，從而無法進入休眠狀態或出現其他莫名其妙的故障，所以設計上未使用的懸空腳要盡量接地或上拉到VCC，減少不必要的功耗。
(4)慎重選擇Buffer。在以往的設計中，設計人員習慣用Buffer來增加電路的驅動能力，這些Buffer肯定會導致更多的功耗。在系統設計中，仔細檢查每個芯片的最大輸出電流IOH和IOL是否足以驅動下級芯片，通過選取合適的前后級芯片來避免不必要的Buffer，來盡量減少系統的功率消耗。

3．3 電源供給電路的低功耗設計
嵌入式計算機系統的電源供給電路需考慮合適的電壓變換結構。一般來說，電壓變換結構包括線性穩壓和DC／DC變換電路兩種主要方式，其中線性穩壓的特點是電路結構簡單，所需元件數量少，輸入和輸出壓差可以很大，但其致命弱點就是效率低、功耗高。其效率完全取決于輸出電壓大小。DC／DC變換電路的特點是效率高、升降壓靈活，但缺點是電路相對復雜，干擾較大。一般常見的DC／DC變換電路由Boost和Buck兩種電路，其中Boost電路用于升壓，Buck電路用于降壓。
圖2所示是嵌入式計算機系統采用的12V轉換到5V的DC／DC變換電路圖，其控制芯片采用國家半導體(NS)的LM2576，實際是采用Buck電路，其MOSFET和相關的控制電路位于芯片內部。

圖3所示為12V到5V轉換電路的轉換效率圖，如圖所示當輸入為12V，輸出為5V時，轉換效率約為77％(ILOAD=3A)，差不多為線性穩壓器轉換效率的一倍。

在嵌入式計算機系統的電源部分設計選擇了DC／DC轉換電路(LM7256S)將12V轉換為5V，12V轉換為3．3V供系統使用，這種處理方式有效的節約了能源，降低了整機的功耗。

4 軟件的低功耗設計與實現
4．1 動態設置時鐘頻率
對于已經搭建好的硬件系統來說，系統已經定型，從硬件設計上已不能做更多的考慮，這時我們只能從軟件入手來實現系統的低功耗設計。而對于軟件的低功耗設計最切實可行的就是實現動態電源管理，所謂動態的電源管理就是在系統運行期間通過對系統的時鐘或電壓的動態控制來達到節省功率的目的，這種動態控制是與系統的運行狀態密切相關的。
在嵌入式計算機系統中，軟件設計上動態地通過設置時鐘頻率來降低系統的功耗，換句話說就是為系統選取合適的工作模式。系統采用的微處理器是ARM處理器PX270，PXA270處理器的內部的各種頻率都是通過外部晶振頻率經內部鎖相環(PLL)倍頻后產生的，可通過內部的寄存器設置各種工作頻率來控制功耗。PXA270處理器共有四種工作模式：正常模式、空閑模式、休眠模式、待命模式，各種模式的功耗如表1所示。

由表1可見，PXA270在全速運行的時候比在空閑或者休眠的時候消耗的功率大得多。省電的原則就是讓正常運行模式遠比空閑、休眠模式少占用時間。在嵌入式計算機系統中，系統在全速運行的時候遠比空閑的時候少，所以設計上可通過設置使PXA270盡可能工作在空閑狀態，然后通過相應的中斷喚醒PXA270恢復到正常工作模式，處理響應的事件，然后再進入空閑模式。這樣的軟件設計方式可盡可能地降低系統的功耗。
4．2 動態控制外設控制寄存器
PXA270處理器提供的接口控制器很多，如ADC、I2C、I2S、LCD、Flash、Timer、UART、SPI、USB等，實際應用中只使用了部分功能，ADC、I2C、I2S和SPI都沒有用到，為節省系統功耗，需動態地關注這些接口控制器的狀態，及時關閉不需要的外設控制器，因為若不將不用的接口控制器關閉，即使它們沒有處于工作狀態，仍然會消耗電流。軟件通過CLKCON寄存器的設置，關閉不需要的功能模塊，經測量可節省2mA的電流。另外，動態關閉一些仍然需要的外設控制器來進一步節省能量。
如在空閑模式下，PXA270內核停止運行，我們還可以進一步關閉一些其他的外設控制器，如USB、SDI、FLASH等，只要保證喚醒PXA270的
I／O控制器正常工作即可，如通過UART喚醒，則UART控制器不能被關閉。等到PXA270被喚醒后，再將USB、SDI、Flash等控制器打開。
上述的軟件低功耗設計的兩種方式，一種是通過改變了系統的時鐘頻率，另一種是通過控制外設控制器的開關來達到節約能量的目的。除此之外，同時可通過動態改變處理器的電壓和頻率來進一步節省功率，我們選擇的PXA270微處理器就加入了Intel Speed Step動態電源管理技術，在保證CPU性能的情況下，最大限度地降低嵌入式計算機系統的功耗。

5 結束語
嵌入式計算機系統的低功耗設計，本身就是理論和設計實踐相結和的問題，要降低功耗，系統中各個環節都不容忽視，這也是一個不斷優化的過程。本文的設計中綜合考慮各種可能的因素、條件和狀態，對各種細節進行認真的斟酌和分析，取得了較為滿意的效果，達到降低系統功耗的目的。該設計已在產品應用，性能穩定，功耗較低。