電子應用設計人員現今面臨的一項極重要挑戰是將電子系統能耗降至最低。為了達到此目的，大多數系統利用不同的低功率模式，幫助降低整體功耗。在利用不同工作模式時，系統供電電流差異極大，低者如休眠模式下僅為數微安(μA)或不足1微安，高者如完整功率模式下達數十毫安(mA)甚至數百毫安。低壓降線性穩壓器(通常簡稱為LDO)是任何電源系統的常見構建模塊，而線性穩壓器的選擇對系統總體能耗有重要影響。不僅如此，系統設計常常要求LDO不僅具有超低靜態電流特性，還應當提供良好的動態性能，確保提供穩定及無噪聲的電壓輸入端，適合敏感電路應用。這些要求還常常相互排斥，為IC設計人員帶來切實的挑戰。因此，市場上同時滿足兩方面要求的LDO為數不多。

本文將探討在選擇LDO時需要在提供低I_Q與良好動態性能之間進行的折衷，及現時一些能達至可接受的平衡的技巧。

選擇LDO時要顧及的因素

為低功率應用選擇線性穩壓器時，工程師主要搜尋符合他們輸入電壓及輸出電流規格的超低I_Q(本文的定義是靜態電流I_Q<15 μA) LDO。當根據I_Q規格來進行選擇可提供一些很好的LDO電流消耗相關的初始信息，但I_Q相同或近似的兩款LDO在動態性能方面可能差異很大。如果我們回想起來I_Q的定義是沒有施加任何負載條件下的接地電流消耗，那么I_Q就變成一個實際參數了。在實際案例中，可能更適宜于查看極輕載條件下的接地電流消耗(數微安至數百微安)。需要說明的是，在評估不同制造商的各種LDO產品后，不難發現數據表中的I_Q規格僅針對的是完美的空載條件，而非較真實的10至100μA輸出負載。某些時候，知道與輸入電壓或溫度相關的接地電流特性也有實質意義。市場上某些穩壓器在輸入電壓下降時接地電流明顯增大，LDO進入其壓降區。在選擇用于電池供電設備的LDO時，這可能是重要因素。其它意料之外的電流消耗可能對產品有負責影響，大幅縮短電池使用時間。如果應用在大部分時間處于空閑或休眠狀態，僅消耗極小電流，這種意料之外的影響就尤為嚴重了。設計人員應常閱讀數據表的I_Q規格，而且若有可能，在決定選擇某個特定LDO之前，還要審查相關的I_Q與I_LOAD對比圖表。

超低I_Q LDO的動態性能參數

影響超低I_Q LDO穩壓器動態性能參數主要有兩項因素。一是使用的技術節點。安森美半導體的大多數超低I_Q LDO采用的是先進的CMOS或BiCMOS技術，并提供針對低功耗、高速電源管理IC優化的特定工藝流程。雖然恰當的技術選擇必不可少，但很明顯的是，這還不能確保LDO穩壓器具有良好的動態性能。確定最終性能的第二個關鍵是設計LDO時應用的設計技術，而這來自于此領域的設計經驗。安森美半導體在這個領域擁有40多年的經驗，最新世代的器件同時提供超低噪聲、良好的電源抑制比(PSRR)及超低I_Q。為了詳細闡明這一點，下文將探討不同類型穩壓器的動態性能。

圖1：MC78LC負載瞬態改善。

不同類型的超低I_Q LDO簡介

1)       恒定偏置LDO穩壓器

傳統上的超低I_Q CMOS LDO使用恒定偏置(constant biasing)原理。這表示在能夠提供的輸出電流范圍內，接地電流消耗保持相對恒定。如MC78LC或NCP551器件，各自的接地電流I_GND(或靜態電流I_Q)分別為1.5μA和4 μA。這些器件非常適合性能要求相對不那么嚴格的電池供電應用。它們的主要劣勢是動態性能較差，如負載及線路瞬態、PSRR或輸出噪聲等。通?？梢允褂幂^大的輸出電容來調節動態性能。圖1顯示了通過將輸出電容由1 μF增加至100 μF來改善MC78LC的負載瞬態過沖及欠沖。

但提升輸出電容C_OUT并不總是能夠提供想要的性能，甚至還可能更麻煩，因可能需要增加額外保護二極管，或某些應用要求快速設定時間、小尺寸方案或小浪涌電流。在這些情況下，推薦使用后文提到的一些更新的LDO。

2)       正比例偏置LDO穩壓器

為了改善恒定偏置(恒定I_GND) LDO較弱的動態性能，一些相對較新器件的接地電流與輸出電流成正比例地變化。這樣的LDO有如安森美半導體的NCP4681及NCP4624，兩者的典型靜態電流分別為1 μA和2 μA。圖2顯示了正比例I_GND LDO所使用的概念。這些器件被設計為在輸出電流I_OUT > 2 mA時I_GND開始上升。這就確保LDO在輕載時的電流消耗實際上恒定，符合數據表中的I_Q規格。

圖2：NCP4681、NCP4624的I_GND vs. I_OUT。

3)       自適應偏置LDO穩壓器

為了同時提供極佳的動態參數及超低I_Q，最新代的安森美半導體LDO應用了稱作“自適應接地電流”的技術。這些穩壓器使用特殊技巧來在某種輸出電流電平提升接地電流，而不會損及輕載能效。正因為此，終端應用可以提供良好的負載/線路瞬態、PSRR及輸出噪聲性能的優勢。帶自適應偏置技術的IC有如NCP4587/NCP4589及NCP702，I_Q分別為1.5 μA和9 μA。NCP702還在噪聲方面進行了額外優化，100 Hz至100 kHz噪聲帶寬時的典型噪聲僅為11.5 μV_RMS。它非常適合于為要求長電池使用時間及小方案尺寸環境中的敏感模擬及射頻電路供電。

圖3：NCP702輸出噪聲密度。

三類超低I_Q LDO動態性能比較

圖4顯示了上述三類超低I_Q LDO的接地電流與輸出電流對比圖。比較中使用的所有LDO都具有在1 μA至1.5 μA之間的極相近靜態電流規格。它們的接地電流與輸出電流的相關關系大為不同。因此，這些穩壓器的動態性能也差異極大。NCP4587作為自適應偏置LDO，其負載瞬態性能優勢很明顯。三款器件的瞬態幅度比較如圖5所示。

AE引腳功能

另一值得提及可以用于改善超低I_Q LDO動態參數的特性通常稱作Auto-ECO(AE)功能(見圖6)。將額外的AE引腳設為邏輯低電平時，用戶可以將LDO穩壓器配置為自適應接地電流超低I_Q LDO。將AE引腳拉至高電平時，低輸出電流時的接地電流消耗上升至約40 μA，實質提升從極輕載到高負載條件下的負載瞬態響應。在負載電流較大時，兩種工作模式下I_GND大致相等，動態性能基本沒有差別。圖7顯示了AE引腳狀態影響LDO穩壓器的接地電流消耗。

圖6：帶AE引腳的NCP4587/9 LDO電路圖。     圖7：帶AE引腳的NCP4587/9 LDO電流。

在系統周期性地從休眠模式進入滿額功率模式的應用中，AE引腳非常有用。如果這兩種狀態之間的過渡極快，就會遭受大的欠沖。雖然NCP4587/9與其它LDO相比具有極佳的負載瞬態響應，通過將AE引腳與微控制器(MCU) I/O線路(舉例而言)連接并通過此I/O線路提前提示負載電流需求增加，就可以進一步優化欠沖。作為實際案例，許多GPS接收器芯片組配備了外部喚醒(WAKEUP)信號來提前提示GPS從休眠狀態轉換狀態。信號通常連接至外部有源天線電源，也可以與為GPS芯片組供電的穩壓器一起使用。通過這種方式，LDO穩壓器在GPS從休眠模式過渡到滿額功率模式之前就手動地設定為較高的接地電流消耗模式，從而提升動態性能。

靜態電流差異及其對電池使用時間的影響

下面將更密切地審視數據表中的靜態電流規格與實際測量結果的比較。在某些情況下，數據表中標明的數據可能會與實際測量值差異極大。我們將確定要查看的某些參數，從而避免電流消耗超出預計。

例如，我們可以考慮都帶有自適應接地電流配置的兩款極相似的LDO：典型I_Q為10 μA的NCP702及典型I_Q為11 μA的某LDO競爭器件。表2顯示了I_OUT為0 μA時數據表靜態電流值及I_OUT為10 μA和50 μA的實際接地電流消耗測量值。

表2：安森美半導體NCP702及LDO競爭測量值與數據表值比較。

在NCP702的案例中，I_OUT為10 μA時測得的I_GND值與數據表中的I_Q值極為接近。相比較而言，競爭器件在I_OUT為10 μA時的實際I_GND測量值要比數據表中的I_Q值高出約49%。

靜態電流的差異對電池使用時間到底有多大的影響？這個問題還不能簡單而論，它跟LDO的具體終端應用有關。安森美半導體以使用LDO將電池電壓向下轉換并為負載提供電流的應用為例，基于NCP702和上述LDO競爭器件進行了測試比較。結果顯示，在I_OUT為40 μA的輕載條件下，NCP702節省能耗約20%。但較大負載時，由于LED接地電流相對于從電池吸收的輸出電流較小，就沒有明顯的節省能耗優勢了。

負載電流變化對電池使用時間的影響

LDO輸出電流極少保持恒定，我們可以擴展研究范圍，考慮負載電流變化的情況。通常在這類應用中，采用LDO穩壓器供電的電路會在休眠模式與工作模式之間轉換。例如，圖8顯示了占空比為10%的某應用的負載電流特性。負載在休眠模式下消耗40 μA電流，工作模式下電流消耗為100 mA。在輸出電流為40 μA時，NCP702將增加11.1 μA的接地電流，故總電池電流為51.1 μA。相同輸出電流時，LDO競爭器件增加的接地電流為21.4 μA，相應消耗的總電池電流為61.4 μA。兩者之間相差20.2%。這表示在休眠模式下NCL704能節省電池電量消耗。圖9顯示的則是NCP702在不同占空比時能夠節省的電池電量。

圖8：負載電流特性示例                   圖9：不同占空比時節省的電池電量。

LDO進入壓降區時的接地電流

LDO另一項很重要但又常常被輕視的參數就是LDO在進入壓降條件下的接地電流消耗。在鋰離子電池或鋰聚合物電池供電的產品中，常見使用LDO來高能效地對電源穩壓，產生3.3 V或3.1 V輸出電壓。然而，隨著電池放電，電池電壓衰減，LDO的輸入電壓V_IN可能接近輸出電壓V_OUT，到達LDO穩壓器進入壓降區的那個點。在這種情況下，市場上的大多數超低I_Q LDO將開始消耗明顯高得多的接地電流，超出數據表中標出的值。圖10所示的不同輸入電壓條件下的I_GND關系圖可以說明這一點。

圖10：I_GND vs. V_IN示例。

如圖10所示，在壓降區，LDO開始消耗多達100 μA電流。為了在功率敏感型應用中解決這個問題，建議增加帶可調節遲滯特性的極低功率監控器，用于在負載移除后恢復電池電壓。在某些遲滯特性不充足的情況下，帶閂鎖輸出的其它電壓檢測器可能更適合。但這將導致需要使用按鈕或來自電池充電控制器的信息來清除閂鎖。

安森美半導體最新世代的超低I_Q LDO整合了集成壓降條件檢測器，可以防止低輸入電壓條件下接地電流上升。集成了這種理念的器件包括NCP702和NCP4681等。

小結：

傳統上，改善LDO穩壓器的電流消耗表示要損及動態性能。新的工藝技術及設計技巧帶來像安森美半導體提供的系列超低靜態電流LDO穩壓器能夠更好地結合低靜態電流和動態性能。本文指出了設計人員在選擇LDO時應該顧及的一些因素，包括密切注意LDO數據表，理解器件的具體工作特性，進行根據應用的關鍵要求選擇適合的方案。

表3：安森美半導體超低I_Q LDO穩壓器產品系列(*表示工作模式可藉AE引腳來選擇)

供稿：安森美半導體

參考資料：

1、”A Guide to Choosing the Right Ultra-Low I_Q Low Dropout Linear Voltage Regulators”，安森美半導體應用注釋，www.onsemi.cn/pub/Collateral/AND9089-D.PDF，安森美半導體

2、安森美半導體網站線性穩壓器專區，www.onsemi.cn/PowerSolutions/parametrics.do?id=366