E1接口采用PCM編碼方式。符合G．703標準，通過75Ω同軸電纜或120Ω雙絞線進行非對稱或對稱傳輸。在電信網中有著廣泛應用。

將高速的千兆位以太網信號與低速的E1信號結合起來，實現以太網與E1信號的復用。既滿足了用戶對大帶寬、高容量數據的傳輸要求，又提供了E1信號接入功能，實現電話業務及其他專用通信系統的接入功能。

系統構成
整個系統主要由E1接口單元、以太網接口單元、FPGA單元以及光接口單元構成。E1接口單元主要完成E1信號的接口轉換，以太網接口單元主要通過外部 PHY芯片實現物理層功能，再通過GMII接口實現與FPGA以太網媒體接入控制器對接。吉比特收發器通過用戶接口將以太網數據和經過碼速調整后的E1信號形成16b并行數據，再經過16b/20b編碼形成2.5Gb/s的數據流送入到光接口單元，光接口單元完成光/電轉化，實現信號的光纖傳輸。系統框圖如圖1所示。

圖1 系統構成框圖

E1接口單元的設計
在 E1信道中，一般每8位組成一個時隙，32個時隙組成一個幀，16個幀組成一個復幀。在一個幀中，TS0主要用于傳送幀定位信號（FAS）、CRC- 4（循環冗余校驗）和對端告警指示，TS16主要傳送隨路信令（CAS）、復幀定位信號和復幀對端告警指示，TS1～TS15和TS17～TS31共30 個時隙則用來傳送話音或數據等信息。如果采用公共信道信令（CCS）模式，TS16就失去了傳送信令等信號的用途，TS1～TS31共31個時隙可傳送話音或數據等信息。如果采用無幀模式，E1信道將不成幀，而作為一個透明的話音或數據等信息傳輸通道。一個E1信道可傳送N個64Kb/s的話音或數據等信息通道。在隨路信令（CAS）模式，N為1～30；在公共信道信令（CCS）模式，N為1～31，而在無幀模式時，N為32。

發送方向：E1信號首先經過接口變壓器，然后送入單/雙變換電路，完成單雙變換后送入FPGA芯片。FPGA將E1線路接口單元送來的HDB3數據送入時鐘提取模塊，提取出E1時鐘，并且將HDB3數據轉換成NRZ數據，NRZ數據經碼速調整后復用成一路125Mb/s數據流，然后送入RocketIOGTP Transceiver發送接口單元中，和千兆位以太網信號一起進行線路編碼，最后形成2.5Gb/s的數據流送入到激光器進行光線路編碼進行傳輸。

接收方向：信號經光纖傳輸后到達接收端，首先恢復成電信號送入到RocketIO GTPTransceiver接收單元中，經時鐘提取、信號同步、解碼、信號分接，時鐘平滑后分接出E1數據流，再經HDB3編碼后送入到單雙變換電路完成雙/單變化，經接口變壓器后進行傳輸。原理框圖如圖2所示。

圖2 E1接口原理框圖

千兆位以太網接口單元設計
千兆位以太網利用原以太網標準所規定的全部技術規范，其中包括CSMA／CD協議、以太網幀、全雙工、流量控制以及IEEE 802．3標準中所定義的管理對象。千兆位以太網的關鍵技術是千兆位以太網的MAC層和以太網接口的實現。

1 GMII (Gigabit MII)
GMII采用8位接口數據，工作時鐘125MHz，因此傳輸速率可達1000Mb/s。同時兼容MII所規定的10/100Mb/s工作方式。接口信號定義如表1所示。

表1 GMII接口信號定義

2 Virtex-5以太網媒體接入控制器
在 Virtex-5FPGA中，以太網媒體接入控制器(以太網MAC)模塊提供了專用的以太網功能，它和Virtex-5 RocketIOGTP收發器以及SelectIO技術相結合，能夠讓用戶與各種網絡設備進行連接。在Virtex-5器件中，以太網MAC模塊作為一個硬件塊集成在FPGA內部。吉比特以太網MAC功能框圖如圖3所示。

圖3 吉比特以太網MAC功能框圖

（1）客戶端接口
發送器的客戶端接口將幀傳送給以太網MAC。當接收到的數據小于最短的以太網幀長度時，發送器將該數據加長，并且保持最小的幀間距；可以增加間隔的長度，還可以通過配置發送器在幀中添加一個幀檢驗序列。一個單獨的流控制接口允許你生成暫停幀。在半雙工模式下，信號發送之間存在沖突，在有效沖突情況下，需要進行幀重發。

接收器接口檢驗傳入幀和信號幀誤差。這里分別提供了好幀信號和壞幀信號。還可以通過配置以太網MAC以便在檢測到有效的暫停幀之后，暫停和重新啟動幀傳輸。

客戶端接口的數據的寬度通常是8位或者16位。8位接口主要針對標準的以太網應用，它利用一個125MHz的時鐘產生1000Mb/s的數據傳輸速率。當使用16位模式時，可以在不提高客戶端接口時鐘頻率的條件下將數據傳輸速率提高到2000Mb/s。

(2）控制接口
每個以太網MAC有一個可選的管理數據I/O(MDIO)接口。它允許對外部PHY的管理寄存器和以太網MAC中PCS/PMA內部的物理接口管理寄存器進行訪問。

3 Virtex-5以太網MAC封裝
圖4顯示了一個HDL封裝的模塊結構圖，它可以從Xilinx的CORE  Generator工具中獲得。

圖4 Virtex-5以太網MAC封裝的模塊結構圖

以太網MAC是一個具有162個端口和79個參數的復雜組件。封裝文件讓你可以僅對特定應用所需端口的參數和接口輕松進行設置。它們的另外一個優勢是簡化了時鐘和物理I/O資源的使用。

以太網MAC封裝。在最低級別，實體化一個單獨的或者雙以太網MAC，同時在CORE Generator GUI中將它的屬性設置成你偏好的選項。所有未使用的輸入端口接地，未使用的輸出端口保持開路狀態。

 模塊級別的封裝。在下一層級，對物理接口以及所要求的時鐘資源進行實體化。這包括用于串行接口的RocketIO GTP收發器。同時針對你的配置對時鐘進行優化，并且利用時鐘將輸出同步到你的設計。

 LocalLink級別的封裝。在該級別，將FIFO添加到客戶端發送器和接收器接口。FIFO能夠處理接收時壞幀的丟失并且以半雙工模式對幀重新傳輸。LocalLink可以作為后端接口使用。

RocketIO GTP Transceiver
RocketIO 是一種高速的串行收發器，采用兩對差分對來進行數據的發送和接收，可以實現兩個單工或一對全雙工的數據傳輸。RocketIO支持 622Mb/s～3.75Gb/s的全雙工傳輸速率，還具有8b/10b編解碼（平衡編碼）、時鐘生成及恢復等功能。Aurora協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議，可用于高速線性通路之間的點到點串行數據傳輸，同時其可擴展的帶寬，為系統設計人員提供了所需要的靈活性。

1 PMA和PCS層
RocketIO包括PMA（物理媒介適配層）和PCS（物理編碼子層）兩個子層，其內部結構如圖5所示。其中PMA子層主要用于串行化和解串，PCS主要包括線路編碼和CRC校驗編碼。

圖5 PMA、PCS內部結構框圖

PMA 子層中集成了SERDES，發送和接收緩沖，時鐘發生器及時鐘恢復電路。SERDES是一個串并轉換器，負責FPGA中本地的32位并行數據（也可以是 16位或8位）與RocketIO接口的串行數據之間的轉換。采用串行數據收發，可以在高頻條件下很好地避免數據間的串擾。時鐘發生器及時鐘恢復電路用于將時鐘與數據綁定發送，以及將時鐘從接收到的數據流中恢復出來，從而避免了在高速傳輸條件下時鐘與數據分開傳輸所帶來的時鐘抖動等問題。

PCS 子層負責8b/10b編碼解碼和CRC校驗，并集成了負責channel綁定和時鐘修正的彈性緩沖。8b/10b編碼可以避免數據流中出現連0連1的情況，便于時鐘的恢復。channel綁定通過在發送數據流中加入P字符來將幾個RocketIO通道綁定成一個一致的并行通道，從而來提高數據的吞吐率。最多支持24個通道的綁定。彈性緩沖可以解決恢復時鐘與本地時鐘的不一致問題，并進行數據率的匹配，從而使得channel綁定成為可能。對 RocketIO模塊的配置，可以通過下面兩種方式進行：靜態特性可以通過HDL代碼設置；動態特性可以通過RocketIO的原語端口進行配置。

2 時鐘合成器
在實際設計中，高性能的通信質量要求有高穩定性和高精度的時鐘源，而抖動和頻偏是衡量時鐘源的兩個重要指標。RocketIO內部的工作時鐘需要將輸入時鐘經過數十倍的倍頻，但其可容忍的時鐘偏差為40ps，因此建議選擇高精度的差分時鐘。當RocketIO在2.5Gb/s以上時，參考時鐘應采用差分輸入方式（例如LVDS、LVPECL），由專用差分時鐘引腳輸入，然后引到相同或相鄰通道中RocketIO的參考時鐘輸入端；當RocketIO在 2.5Gb/s以下時，不要使用FPGA內部的DCM模塊來產生參考時鐘，因為經過DCM倍頻的時鐘會引入較大的抖動，使RocketIO的接收鎖相環無法穩定地鎖定發送時鐘。

當高精度時鐘輸入到FPGA中后，吉比特發送器對參考時鐘輸入管腳REFCLK的信號完成20倍倍頻操作后，來作為自己的工作時鐘。同樣，該倍頻器已集成在芯片中，不需要額外的組件。RXRECCLK和REFCLK二者之間沒有固定的相位關系，且都為專用時鐘信號，不能連接到其他管腳上作為他用。當使用4字節或1字節數據接收路徑時，RXUSRCLK和RXUSRCLK2具有不同的頻率，但是頻率低的時鐘下降沿要和頻率高的時鐘下降沿對齊。同樣的關系也適用于TXUSRCLK和TXUSRCLK2信號。

Rocket IO采集數據的同步時鐘則是通過時鐘/數據恢復電路來提取的，該電路由一個單片的PLL集成塊實現，不需要任何外部組件?；謴碗娐窂慕邮盏臄祿髦刑崛〕鰰r鐘的頻率和相位，并通過20倍分頻后送到輸出管腳RXRECCLK上。

時鐘和數據恢復器：如果沒有數據存在，時鐘/數據恢復器（CDR）電路會自動鎖相到參考時鐘上。為了使操作達到最優性能，參考時鐘的精度必須在100×10-6之內。同時要滿足供電系統的低噪聲。如果有數據，則恢復電路會自動同步鎖相到輸入數據上。

發送器：發送器模塊包括發送接口、8b/10b編碼器、不均勻控制、發送FIFO、串行器、發送終端以及預加重電路。

接收器：接收器模塊主要包括解串器、接收終端和8b/10b解碼器。

光接口單元
光接口單元主要包括光發射模塊和數字光接收放大器模塊。它們的功能分別是將電脈沖信號變換成光脈沖信號和將接收到的衰減變形的微弱光脈沖信號通過光/電轉換成電脈沖信號。光發射模塊把符合數字光纖通信系統傳輸性能要求的光脈沖波形從光源組件的尾纖發射出去。光接收放大器模塊由PIN+FET和放大電路組成。它將微弱光脈沖信號經O/E轉換，并給予足夠的放大，還原成原來的數字脈沖信號。

本設計選用飛通2.5Gb/s光模塊,中心波長1550nm。傳輸距離可達40km。參考電路如圖6所示。

圖6 與光模塊連接示意圖

結束語
本 文設計的基于Xilinx FPGA的千兆位以太網及E1信號的光纖傳輸系統采用XilinxXC5VLX30T芯片，通過以太網測試儀和數據誤碼儀對本系統分別進行性能測試，測試結果滿足設計要求，系統工作穩定。從而實現了千兆位以太網信號和E1信號的接入功能，為用戶搭建了一個大容量、多業務的傳輸平臺。