引言
在嵌入式系統開發過程中，上位機通過調試器完成對目標機軟件的開發、下載、調試。早期的調試器與上位機之間通過串口或并口通信，存在速度慢、通用性差等缺陷。相比之下，USB接口優勢明顯，具備速度快、易插拔、支持多個調試器同時工作等優勢。但目前的USB接口調試器一般采用USB芯片和可編程器件結合的實現方式，成本和復雜度較高。
M8051是Mentor公司的嵌入式8051處理器，憑借良好的性能和功耗控制，占據了大量的SoC(System on a Chip)市場。該處理器集成了OCI(On-Chip Instrumentation，片上調試單元)來完成程序的調試。FS2公司設計的System Navigator是一款針對M8051的調試器，但該產品價格過于昂貴。本文通過研究M8051的調試結構，設計一款基于SOPC(System on a Programmable Chip)的M8051調試器，實現對M8051核心的高效、低成本的開發。

1 M8051片上調試技術的研究
1．1 典型的OCD調試系統
目前，嵌入式調試領域的趨勢是在MCU上集成一個專門用于調試的功能模塊，并且提供一個專用接口開放給用戶。用戶通過該調試控制模塊來實現停止／繼續CPU的運行，并訪問目標機上的各種資源，這就是OCD(On-Chip Debug，片上調試)技術。同時，JTAG作為應用最廣泛的系統級測試技術，控制邏輯簡單、實現方便，常作為片上調試模塊的測試接口。
一個完整的OCD調試系統通常包括調試主機、調試協議轉換器(或調試器)、目標機三個部分。調試主機運行調試軟件，并通過調試器與目標機相連；調試器將主機發出的調試命令和數據轉換為基于目標機OCD模塊和JTAG接口的調試數據；目標機的OCD模塊接收到調試器發來的JTA G數據，完成對CPU的邏輯控制。典型的OCD調試系統如圖1所示。

1．2 M8051的片上調試結構
M8051核心的調試功能由其片上的OCI模塊完成。OCI模塊通過JTAG口與外部通信，其實現完全符合IEEE-1149．1。具體來說，TAP控制器接收一系列的JTAG邊界掃描鏈讀寫時序，完成對掃描鏈上的IR和DR的讀寫。OCI模塊內部的Tracc模塊、Trigger模塊和Dcbug模塊根據IR和DR的內容，產生相應的控制信號給處理器，達到控制M8051處理器的運行或者讀取處理器信息的目的。以上就是OCI模塊的基本調試原理。M805 1OCI模塊的體系結構如圖2所示。

2 基于SOPC的M8051調試器的設計
2．1 調試系統的總體設計
在研究了OCD測試技術和M8051片上調試結構OCI的基礎上，本文提出了M8051調試系統的總體設計方案。該方案通過USB接口與上位機通信，調試器主體由一個FPGA芯片實現。其總體結構圖如圖3所示。

上位機運行調試軟件，將編譯器的各種調試操作，通過調試接口函數轉化為各種調試協議數據；再將這些調試協議數據通過底層通信模塊發送給M8051調試器。本設計的底層通信接口是USB接口。編譯器選擇應用最為廣泛的且具備開放調試接口函數AGDI的Keil C51編譯器。
M8051調試器本身主要由USB控制器模塊、8051處理器和JTAG控制器模塊組成。USH控制器在8051處理器的控制下接收來自上位機的調試協議數據；JTAG控制器模塊負責將這些調試協議數據轉化為基于OCI結構的底層調試命令集，并以JTAG邊界掃描鏈讀寫時序發送出來。
M8051目標機通過OCI模塊的JTAG接口，接收M8051調試器發送的底層調試命令，完成對M8051目標機的調試，并將返回值通過JTAG接口送回M8051調試器。
2．2 調試器的硬件設計
目前，市場上流行的基于USB接口的調試器，硬件一般以一個USB2．0控制芯片為核心，完成數據通信和調試協議數據解析，同時配置一個可編程器件實現JTAG邊界掃描鏈讀寫時序。本文出于成本和系統復雜度的考慮，并結合FPGA的優勢，創新地使用單獨的FPGA芯片實現調試器的全部功能，簡化電路板和系統設計，降低系統成本。硬件結構如圖4所示。

調試器的主要硬件包括：Xilinx公司高性價比的Spartan-6 FPGA，Flash配置芯片XCF04S，緩沖器芯片74LCX245作為JTAG接口的電氣隔離及電源轉換芯片。USB控制器、8051處理器、片內SRAM和JTAG控制器等功能模塊均以IP核的彤式在FPGA上實現。USB控制器采用Mentor公司的MUSB全速(12 Mhps)控制器IP核，8051處理器采用Mcntor公司的M8051EW IP核。系統上電后，配置芯片自動完成對FPGA的配置，保證系統的非易失性。
JTAG控制器模塊是本系統硬件部分的核心模塊。本文中JTAG控制器是基于M8051的OCI模塊實現的，主要任務接收調試固件發送過來的調試協議數據，轉化為OCI模塊可識別的底層調試命令集，具體說就是一系列對于OCI模塊的IR和DR的讀寫操作；再使用JTAG邊界掃描鏈讀寫時序將這些底層命令發送給目標機。所以JTAG控制器模塊分為兩個部分：調試命令解析模塊和JTAG邊界掃描時序生成模塊。JTAG控制器的結構如圖5所示。

以系統運行控制操作中的Halt8051操作為例，由OCI的結構可知，該操作由向OCI模塊的IR中寫入0x69來實現。在上位機中該操作的調試協議數據為0x0069。
調試器固件在接收到來自上位機的調試協議數據后，將0x00和0x69分別寫入調試命令解析模塊的命令寄存器和數據寄存器。調試命令解析模塊將該調試協議數據解析為向OCI的IR中寫入0x69，即JTAG_CMD=IR，JTAG_Din=0x69；再由JTAG邊界掃描時序生成模塊產牛向IR寫入0x69的JTAG時序。
   與傳統的軟件方法相比，由FPGA硬件實現調試命令解析和JTAG邊界掃描時序牛成，不但減輕了調試器上的8051處理器的負擔，而且有效提高了JTAG調試速度。
2．3 調試系統的軟件設計
本文中的軟件設計分為兩部分：PC端調試軟件和調試器固件。兩部分通過USB接口進行交互。具體的軟件構架如圖6所示。

2．3．1 PC端軟件設計
PC端調試軟件由Keil C51編譯器、AGDI調試接口函數和USB驅動程序三部分組成。通用的AGDI調試接口函數是獨立于處理器體系結構的函數集，它將上層調試操作分別轉化為獨立于處理器的調試命令。一般來說，AGDI捌試接口函數實現的調試操作有以下兒類：系統運行控制、寄存器讀寫、存儲器讀寫操作以及斷點操作。
AGDI調試接口函數設計是PC端軟件設計的重點。主要工作是在通用AGDI接口函數的基礎上，實現針對M8051處理器的調試接口，將來自編譯器的調試操作轉換為針對M8051的調試協議數據。本文中調試協議數據采用調試命令加上調試數據的形式。以系統運行控制操作中的Halt80 51操作為例：AGDI調試接口函數將Halt8051操作轉化為基于M8051處理器的調試協議數據0x0069，即調試命令0x00和調試數據0x69。最后由USB驅動層將調試協議數據0x0069打包發送給調試器。
2．3．2 調試器固件設計
調試器固件的功能分成兩個方面：一方面是下行數據發送，在完成USB設備的枚舉過程后，接收USB接口的調試協議數據，解析得到的調試命令和調試數據，再將調試命令和調試數據分別寫入JTAG控制器模塊的命令寄存器和數據寄存器；另一方面監控目標機的返回信息，并將返回信息通過USB接口發送給調試主機。
本文中的軟件部分主要負責調試協議數據的生成和傳送，具體的調試命令解析和JTAG邊界掃描時序的產生，全部由硬件實現，保證了調試效率的最大化。

3 M8051調試系統的測試
3．1 測試環境
測試環境包括軟件環境和硬件環境。軟件環境包括Kell C51編譯器和Xilinx ISE Design Suite；硬件環境包括PC機、本文開發的調試器電路板和基于M8051處理器的目標板。測試環境如圖7所示。

3．2 調試系統的功能測試
功能測試的項目主要包括：涮試開始／停止、單步運行、斷點、讀寫寄存器、瀆寫存儲器等。經測試，以上調試操作穩定可靠。以斷點操作為例，斷點操作是軟件調試過程中最重要的手段之一，本文斷點功能經測試完全可靠。測試結果如圖8所示。CPU從PC指針為零處開始執行，到達斷點地址0x0006處停止執行，并將處理器的最新狀態更新到用戶界面上。

3．3 調試器的主要參數
本調試器采用USB2．0全速(12 Mbps)接口，調試器內部M8051處理器主頻為48 MHz，JTAG協議數據收發速度達到8 Mbps。采用Spartan-6 xc6slx16 FPGA芯片實現，FPGA資源使用情況如下：可配置邏輯單元Slice1439個，占該資源總數的63％；嵌入式存儲模塊BLOCKRAM 144 KB，占該資源總數的14％；I／O接口數24個，占該資源總數的13％；時鐘管理模塊DCM 1個，占該資源總數的25％。

結語
本文給出的基于USB接口、以單一FPGA芯片實現的M8051嵌入式淵試器系統，不僅突破了傳統調試器的速度瓶頸，而且大大簡化了系統的復雜度。經測試，本調試器系統能夠高效地完成M8051處理器的軟件開發，是一種易于被開發者接受的高性價比、實用的調試器方案。