根據交流接觸器的工作原理，當交流接觸器處于吸持的狀態時，交流電流通過交流接觸器的線圈會消耗一定的能耗。例如，一臺CJ20-250A的交流接觸器，按1天工作8 h，1年工作300天計算，年耗電量為156 kW·h。由于我國正在運行的大、中容量交流接觸器數量很大，累計起來年耗電量非常驚人[1]。因此，交流接觸器的節能技術具有非常大的經濟效益和社會效益。目前市場上已有的交流接觸器節能運行方案很多，但是節能技術的推廣面比較小，普及率不高。出現這種情況的原因主要有：有的節能附加裝置要占用或者調整接觸器的輔助觸頭；有的節能方案還不夠完善，可能會降低交流接觸器的工作可靠性、性能指標以及使用壽命[2]。

    交流接觸器的節能技術之一是使接觸器在直流方式下運行，這樣不僅節省電能，還能顯著降低噪聲和溫升，而且能夠延長交流接觸器的壽命。
    在這樣的背景下，本文設計了一款采用改變占空比自轉換式方案的交流接觸器節能專用芯片ZDLX。此節能方案具有體積小、成本低、節電效果好，并且不需要占用接觸器的輔助觸頭，可以輕易地對已有的傳統交流接觸器進行改造；能使量大面廣的機電產品降低能耗，具有很好的經濟和社會效益。因此ZDLX芯片具有推廣應用的價值。
1 交流接觸器節能的基本原理
    交流接觸器基于“通電吸合，帶電保持，斷電釋放”的工作原理，其控制方式一般采用交流電流控制。交流接觸器在正常工作時，交流電通過接觸器線圈，不僅存在銅損而且存在鐵損。一方面，交流接觸器的線圈一般都是銅線，這些銅導線具有一定的電阻，電流流過線圈的電阻會消耗一定的功率，這部分損耗往往變成熱量而消耗，即稱這種損耗為“銅損”。銅損由線圈電流決定，占總能耗的30%左右；另一方面，線圈通交流電后所產生的磁通在鐵心流動，因為鐵心本身也是導體，在垂直于磁力線的平面上就會產生感應電勢，這個電勢在鐵心的斷面上形成閉合回路并產生電流，好像一個旋渦（稱為“渦流”）。這個“渦流”使接觸器的損耗增加，并且使接觸器的鐵心發熱導致溫度升高。由“渦流”所產生的損耗稱為“鐵損”，鐵損占總能耗的70%左右。
    交流接觸器節能的基本原理是將其電磁系統的交流運行方式改為直流吸合，即直流吸持的工作方式。同時交流接觸器具有強激磁吸動和弱激磁吸持的特性。所謂強激磁吸動，就是要使交流接觸器的觸頭從斷開到吸合，必須要有強磁場的作用。而弱激磁吸持是指一旦接觸器的觸頭吸合，只需較弱的磁場就能使接觸器的觸頭保持吸持狀態。因此，可以使線圈先流過大電流使接觸器吸合，吸合后通過小電流讓接觸器保持在吸持狀態。從而讓交流接觸器在吸持狀態實現節能的目的。
    改變占空比自轉換式節能器的節能是通過改變芯片輸出脈沖的寬度來實現的。在吸合階段，調節輸出脈沖為寬脈沖得到高吸動電壓，從而使交流接觸器安全可靠地吸合。吸合后，節能器再將輸出脈沖轉換成足以維持吸合的窄脈沖，從而維持低電壓，以達到節能的目的。改變占空比自轉換式節能器的基本信號處理流程為：交流電源經二極管半波整流轉換成直流后直接供電給操作線圈，使接觸器電磁系統強激磁吸動；然后經一段時間的延時后由變換器自動轉換為窄脈沖寬度的脈沖信號來控制線圈的接通和關斷，使線圈上的電壓成為10 V以下的脈沖電壓，從而實現交流接觸器吸持狀態的低電能消耗的目的[3-5]。

2 芯片設計
    ZDLX節能專用芯片的系統框圖如圖1所示。芯片采用數模混合設計方法。模擬部分主要作為輔助電路、接口電路、時鐘信號產生及信號的前端處理，主要包括電源模塊、緩沖模塊、振蕩器模塊、基準模塊以及上電復位電路[6-8]。而數字部分主要作用是對外部信號進行基于某種算法的處理，產生所希望的控制信號。數字部分的模塊主要包括分頻電路、延時模塊、脈寬調整模塊、信號合成模塊以及輸出緩沖模塊[9]。

    模擬電路模塊主要功能是產生一個穩定的時鐘脈沖信號以及上電復位信號。時鐘脈沖信號發給數字電路作為時鐘基準，而上電復位信號則在上電開始時對輸出清零。數字電路的功能是通過脈寬調整模塊將輸入的10 ms脈寬的工頻方波信號處理為脈寬為1.5 ms的工頻方波信號。延時模塊將上電復位信號延時130 ms后作為信號合成模塊的控制端，最后通過輸出緩沖電路輸出信號。因此電源電壓上電后，芯片先輸出周期為20 ms、脈沖寬度為10 ms的工頻方波信號，然后經過130 ms延時后輸出經脈沖寬度調整電路輸出的脈沖寬度為1.5 ms的工頻方波信號。
    圖2是芯片的整體功能仿真圖。圖中，IN曲線是周期為20 ms、脈沖寬度為10 ms的輸入工頻方波信號，SUPPLY為芯片的電源電壓曲線，RESET為模擬部分上電復位電路產生的上電清零信號。從圖中可以看出，當芯片的電源電壓上升到約3.8 V以上時，芯片內部的清零信號RESET輸出高電平，在接著的130 ms時間內芯片輸出脈沖寬度為10 ms的工頻波形信號。130 ms后,SELECT輸出為低電平，芯片接著輸出脈沖寬度為1.5 ms的脈沖波形。而當電源電壓突然降低到3.8 V以下時，RESET輸出為0,芯片輸出也為0。而當電源電壓恢復到正常電壓時，芯片輸出重復正常上電后的輸出信號。因此，芯片同時能夠實現在電源電壓降低到一定值時輸出清零、而當電源電壓正常時正常輸出的功能。

3 芯片的外圍電路及工作原理
      結合圖3的芯片外圍應用電路圖和圖4的節能器工作波形示意圖以及節能器的工作原理如下：220 V交流電源接到AC1和AC2之間，交流電通過整流二極管進行半波整流，整流后交流接觸器一端的E點電壓如圖4所示。整流后的電壓通過R2、R3及穩壓管D3分壓后得到周期為20 ms、脈沖寬度為10 ms的工頻方波信號，將這個方波信號輸入到芯片的信號輸入端signal。整流后的電壓同時經過降壓電阻R1、穩壓二極管D4及濾波電容C1和C3得到一個穩定的5 V電源電壓給ZDLX芯片進行供電。芯片的輸出直接接可控硅的控制端，因此芯片在上電后先輸出周期為20 ms、脈沖寬度為10 ms的工頻方波信號，此時由于可控硅在正半波完全導通，因此流過交流接觸器上的直流電流非常大，使接觸器鐵芯的吸力也很大，從而很快實現了交流接觸器的吸合。當交流接觸器上電吸合130 ms以后，ZDLX芯片Out輸出周期為20 ms、脈沖寬度為1.5 ms的工頻方波信號。由于此時晶閘管的導通時間變得更短，放電時間更長，而且當Out處于高電平時，E點對應的電壓已經不大，經過占空比較小的脈沖寬度時間的充電，線圈電流也不會增大很多，從而使電流峰值處在一個較低的值。此時線圈電流Ij處于小電流狀態，維持交流接觸器觸頭的閉合。由于線圈上的電流很小，因此節能器實現了降低交流接觸器的功耗的目的，同時也降低了交流接觸器的線圈噪聲和溫升，對交流接觸器的主電路具有保護功能，可延長交流接觸器的使用壽命。

4 芯片測試結果
    本芯片采用無錫上華的0.5 ?滋m混合信號CMOS工藝流片[10]。包括輸入輸出PAD和內核，芯片的尺寸為0.73 mm×0.62 mm，總面積為0.5 mm2，芯片總電流為400 ?滋A。由于電源電壓為5 V，因此功耗為2 mW。
    圖5是芯片上電后的輸出波形。如圖所示，芯片上電后130 ms內輸出脈沖寬度為10 ms的工頻方波信號(圖5中虛線前６個脈沖)，然后再輸出脈沖寬度為1.5 ms的工頻方波信號（圖5虛線后面脈沖），輸出信號滿足設計的要求。

    GB 14048.4-2003《低壓開關設備和控制設備機電式接觸器和電動機起動器》規定：接觸器釋放和完全斷開的極限值是其額定控制電源電壓U(220 V)的10%～75%(直流)，即10%U適用于完全斷開的上限值，75%U適用于保持閉合的下限值[12]。根據外圍電路的設計，當外部交流電源為75%U以上時，芯片電源電壓大于4 V；當外部交流電源在10%U以下時，芯片的電源電壓低于3.5 V。因此，芯片必須實現當電源電壓下降到3.5 V以下時，芯片輸出為0；而電源電壓在4 V以上時芯片正常輸出。圖6是芯片在電源電壓降低后的輸出波形圖。如圖所示，芯片電源電壓為5 V時，芯片輸出窄脈寬方波信號；當電源電壓下降到3.76 V以下時，芯片輸出低電平；而當電源電壓再升高到3.76 V以上后，芯片正常輸出。芯片實現了在電源電壓下降到大約3.8 V時輸出低電平，并在電源電壓恢復到正常值時輸出正常。因此芯片在低電源電壓下具有保護功能。

    從表1可以看出，以交流接觸器節能芯片ZDLX為核心的節能器的節電率大約為90%，節能效果非常顯著。
    本文設計了一款采用改變占空比自轉換技術的交流接觸器節能專用集成電路芯片ZDLX，對芯片進行了封裝和測試，測試結果十分理想, 達到了設計所要求的功能和性能指標。同時為芯片設計了外圍應用電路配合交流接觸器進行了測試，結果表明，交流接觸器的能耗減低了約90%。因此ZDLX芯片具有非常好的節電效果，在節能減排的大環境下具有非常重要的經濟和社會效益。
參考文獻
[1] 劉炳彰，林李杰.交流接觸器節電綜述[J].江蘇電器，2002(2)：9-14.
[2] 姚芳林，朱振遠.交流接觸器節能技術的研究[J].節能技術，1993(2)：30-31.
[3] 周淑軍，王曉穎.交流接觸器節電技術的發展[J].電氣時代，2005(2)：65-66.
[4] 劉炳彰.交流接觸器節電技術發展和GB8871標準修訂簡介[J].低壓電器，2001(2)：58-62.
[5] 何展提.交流接觸器節電技術[J].電氣時代，2006(12)：68-69.
[6] ALLEN P E，HOLBERG D R.CMOS集成電路設計（英文版）[M].北京：電子工業出版社，2002.
[7] 畢查德 拉扎維.模擬CMOS集成電路設計[M].西安：西安交通大學出版社，2003.
[8] JOU S J，CHEN T L.On-chip voltage down converter for LP/LV digital system[J].IEEE International Symposium on Circuits and System，1997(3)：1996.
[9] RABAEY J M.數字集成電路設計透視（英文版）[M].北京：清華大學出版社，1998.
[10] HASTINGS A.The art of analog Layout[M].Prentice Hall，2001.
[11] 交流接觸器節電器，GB8871-2001，國家標準[S].2001.
[12] GB 14048.4-2003，低壓開關設備和控制設備機電式接觸器和電動機起動器，國家標準[S].2003.