1.0引言

    千兆采樣速率ADC的ADC0 8 x x x x 系列（ 例如 ADC08D1500）內部集成了精密的自校準電路。這種特性是 此款器件在寬溫度范圍內顯著性能中的重要部分。本文旨在 為系統設計師全面描述如何充分利用這種特性。器件的數據 手冊包含了自校準在不同方面的詳細內容，所以用戶也可參 閱數據手冊。

    2.0自校準方案

    由于校準對于表述的性能非常重要，因而在每次上電開始器件要執行自校準。此外，在需要的情況下還允許用戶可通過手動命令來執行器件的自校準。一般僅當系統溫度的變化已超出系統設計確立的閾值時才會執行這項操作。因為最 終還是器件本身的溫度對其性能造成影響，用戶可將芯片上 的二極管連到一個外置溫度傳感器，從而能.件溫度。 美國國家半導體推薦LM95221(或其它類似產品)溫度傳感器 來實現這項功能。

    無論是根據上電抑或是根據指令，校準程序約需1－2毫秒時間，具體取決于時鐘頻率和特定的器件（參考器件的數據手冊和在本文中提到的所有其它參數）。此外，僅在上電時，器件會在啟動自校準程序之前插入一個時延。對于這 一延遲，用戶可選擇相對較短（幾十毫秒）或相對較長（幾 秒）的延遲。這種延遲的目的是允許電源和其它的變量保持 穩定。注意，當器件配置為擴展控制的工作模式時無法提供 較長的時延（例如，通過串行接口配置）。同時也應注意器 件延時計數器，只有當時鐘輸入有效時才開始計數。

    CalRun引腳總是指示器件是否處于自校準模式或正常工作模式。

    3.0實施自校準

    首先需要確認的是自校準是器件“正常”工作的組成部分。正因為此，在校準期間，器件的工作條件應盡量與“正常”系統條件相近并同樣穩定。這意味著電源、溫度和所有的輸入值都必須在數據手冊的“工作額定值”中標明的工作條件范圍內，且保持穩定。

    其次，為了得到較高的校準精度，操作條件必須盡量接近其工作條件。為了讓這些條件保持穩定，有必要維持特定量的時延。系統工程師必須決定其系統所需的時延，其變化范圍可從大約1-2秒變化至幾十秒。如第二章中所述，器件具有內置校準時延的特性。如果需要更長的時延，采用CAL輸入引腳可進一步延遲校準周期的啟動。

    具體實現的方法是，用戶在上電期間將CAL引腳保持為高電平，并且按照時延的需要維持足夠長的時間。器件保持等待狀態，直到啟動上電校準周期之前，CAL引腳會被周期性地從低電平加到高電平。在數據手冊的交流電氣特性表中可查閱CAL輸入的“低-高周期”時序要求。除了抑制校準產生之外，這種方案不會干擾器件的其它特性。盡管用CAL輸入并以這種方式實現延遲，我們仍應考慮，在得到合適的性能之前必須要作上電校準。

    除了期望環境條件（電源和溫度）保持穩定之外，器件的其它工作條件也需要保存恒定，以獲得最精確的校準。這里提供了一些具體要求：

    •時鐘輸入必須保持穩定（這包括不執行DCLK_RST);

    •模擬輸入必須在其有效*的范圍內，但是頻率并不重要－包括直流;

    •當執行校準時，禁止干擾控制和配置設定;

    •對于ADC 0 8 D 5 0 0 / 1 0 0 0 / 1 5 0 0 和ADC08500/1000/1500系列器件， 器件必須處于正常模式（ 非DES模式） 。在新推出的ADC08D1020/1520和ADC083000/B3000器件上，則不存在這樣的限制;

    •盡管SCLK可被激活，但禁止訪問控制寄存器;

    •當啟動校準時器件不應處于關機模式，在校準時也禁止進入關機模式。

    •在ADC083000和ADC08B3000器件上，當使用時鐘相位調整功能并在使能這一功能后需要使RTD位保持設定位置，這樣就可以使DCLK在校準期間保持運行。

   *“有效”意味著輸入在工作額定值所規定的范圍內。

    4.0自校準期間器件的行為

    除了對信號處理路徑產生明顯中斷外，器件在校準期間還會表現出其它幾種影響。

    1.禁止數字輸出

    2.該系列的某些器件也會禁止DCLK輸出器件的DCLK輸出通常僅供數據捕捉使用。事實上它是會被中斷的，意味著ASIC/FPGA器件不應將其用作時鐘信號，因為其邏輯電平高于捕捉的邏輯電平。然而，在有必要將DCLK信號用作通用時鐘的應用中，該系列新推出的器件為用戶提供了在校準期間保持DCLK運行的控制功能。所付出的代價是，如果保持DCLK激活，模擬輸入終接電阻（Rterm）未被校準，這樣會得到不太精確的Rterm值。因而，不應在上電校準期間采用這種選項，而是僅適用于上電之后的命令校準期間。

    在ADC08D1020/1520和ADC083000/B3000器件上，由擴展配置寄存器中的RTD（電阻微調禁止）位來決定是否允許DCLK在校準期間停止或運行。一旦上電，該位的默認狀態為停止DCLK，且在校準過程中對Rterm實施微調。在上電校準期間，用戶必須將該位置于默認狀態，并期望在校準期間將DCLK停止。其后用戶必須將該位清零以便在隨后的命令校準周期內保持DCLK的運行狀態。這里必須強調的是當RTD位禁止時至少要執行一次校準，這樣才能使輸入終端電阻可以至少進行一次微調。

    校準自身的產生并不需要重寫控制寄存器或調整為其它值，同樣，如果系統設計是使用多個該器件并已采用DCLK_RST使它們同步，校準期也并不需要同步而再執行一次。

    5.0性能影響

    在數據手冊中器件的性能是器件經過正確校準的情況下保證的，校準是在測試期間以規定的工作條件進行。同任何其它電路一起工作時，器件隨著校準后環境條件的變化，也表現出不同程度的性能下降。通常在校準后仍會影響性能的系統參數是溫度。當溫度變化超過一個特定閾值時，應執行命令自校準操作。通常這個閾值是系統設計師在設計過程中確定下來的。美國國家半導體不保證由于溫度變化而造成未校準的器件性能下降的數值。然而，從有限數據中得到的下列觀測結果，會對用戶有些幫助。

    1.在55°C的溫度變化范圍(硅片溫度從+45°C變化至+100°C)內,器件的ENOB性能降低0.35位。

    2.在80°C溫度變化范圍(硅片溫度從+20°C變化至+105°C)內會產生2%的增益誤差。

    3.如果用戶激活DCLK使之在校準期間運行，在要求的上電校準之后Rterm未經過校準，僅由于溫度的影響，Rterm值在寬達120°C的溫度變化范圍（硅片溫度從0°C變化至+120°C）內預期變化整體的1%。

    基于這組有限的數據，觸發自校準周期的合理溫度變化閾值將落在20至30°C的最大范圍內。

    6.0結論

    自校準是千兆采樣8位ADC系列的強大特性。其為用戶提供了大量的靈活性，使得這些器件可在寬廣的溫度范圍內提供更可靠的性能。