引言

　　由于系統帶寬不斷的增加，因此針對更高的速度和性能，設計人員對存儲技術進行了優化。下一代雙數據速率（DDR）SDRAM芯片是DDR3 SDRAM。 DDR3 SDRAM具有比DDR2更多的優勢。這些器件的功耗更低，能以更高的速度工作，有更高的性能（2倍的帶寬），并有更大的密度。與DDR2相比，DDR3器件的功耗降低了30％，主要是由于小的芯片尺寸和更低的電源電壓（DDR3 1.5V而DDR2 　1.8V）。 DDR3器件還提供其他的節約資源模式，如局部刷新。與DDR2相比，DDR3的另一個顯著優點是更高的性能/帶寬，這是由于有更寬的預取緩沖（與4位的DDR2相比，DDR3為8位寬），以及更高的工作時鐘頻率。然而，設計至DDR3的接口也變得更具挑戰性。在FPGA中實現高速、高效率的DDR3控制器是一項艱巨的任務。直到最近，只有少數高端（昂貴）的FPGA有支持與高速的DDR3存儲器可靠接口的塊。然而，現在新一代中檔的FPGA提供這些塊、高速FPGA架構、時鐘管理資源和需要實現下一代DDR3控制器的I/O結構。本文探討設計所遇到的挑戰，以及如何用一個特定的FPGA系列LatticeECP3實現DDR3存儲器控制器。

　　DDR3存儲器控制器的挑戰

　　針對存儲器控制器，DDR3器件面臨一系列的挑戰。DDR3的工作頻率起始于DDR2的更高的工作頻率，然后趨于更高的頻率。 DDR3接口需要的時鐘速度超過400 MHz。這是對FPGA架構的一個重大挑戰。針對DDR3存儲器控制器的架構，fly-by結構和讀寫調整變得更加復雜。

　　不同于DDR2的T型分支拓撲結構，DDR3采用了fly-by拓撲結構，以更高的速度提供更好的信號完整性。fly-by信號是命令、地址，控制和時鐘信號。如圖1所示，源于存儲器控制器的這些信號以串行的方式連接到每個DRAM器件。通過減少分支的數量和分支的長度改進了信號完整性。然而，這引起了另一個問題，因為每一個存儲器元件的延遲是不同的，取決于它處于時序的位置。通過按照DDR3規范的定義，采用讀調整和寫調整技術來補償這種延遲的差異。fly-by拓撲結構在電源開啟時校正存儲器系統。這就要求在DDR3控制器中有額外的信息，允許校準工作在啟動時自動完成。

圖1 針對DDR3的Fly-by結構

　　讀和寫調整

　　在寫調整期間，存儲器控制器需要補償額外的跨越時間偏移（對每個存儲器器件，信號延遲是不同的），這是由于fly-by拓撲結構及選通和時鐘引入的。如圖2所示，源CK和DQS信號到達目的地有延遲。對于存儲器模塊的每個存儲器元件，這種延遲是不同的，必須逐個芯片進行調整，如果芯片有多于一個字節的數據，甚至要根據字節來進行調整。該圖說明了一個存儲器元件。存儲器控制器延遲了DQS，一次一步，直到檢測到CK信號從0過渡到到1。這將再次對齊DQS和CK，以便DQ總線上的目標數據可以可靠地被捕獲。由于這是由DDR3存儲器控制器自動做的，電路板設計人員無須擔心實施的細節。設計人員會從額外的裕度中得到好處，這是由DDR3存儲器控制器中的寫調整的特性所創建的。

圖2 寫調整的時序圖

　　DDR3存儲器時鐘資源和接口模塊

　　LatticeECP3 FPGA的I/O有專門的電路支持高速存儲器接口，包括DDR、DDR2和DDR3 SDRAM存儲器接口。如圖3所示，ECP3系列還有專用的時鐘資源，以支持下一代DDR3高速存儲器控制器。邊緣時鐘（ECLK1，ECLK2）是高速，低相偏的時鐘，用于時鐘控制數據高速地進出器件。在DQS的通道提供時鐘輸入（DQS）和與該時鐘相關的多達10個輸入數據位。DQSBUF服務于每個DQS通道，以控制時鐘訪問和延遲。DQSDLL支持DQS通道（每個器件的左側和右側都有一個）。DQSDLL是專門用于構建90度時鐘延遲的DLL?！?/p>

圖3 LatticeECP3 DDR存儲器時鐘資源

　　萊迪思的DQS電路包括一個自動時鐘轉換電路，簡化了存儲器接口設計，并確保了可靠的操作。此外，DQS的延遲塊提供了針對DDR存儲器接口所需的時鐘對齊。通過DQS的延遲單元至專用的DQS布線資源，向PAD提供DQS信號。溫度，電壓和工藝變化對專用DQS延遲塊產生的差異由設置的校準信號來補償（7位延遲控制），校準信號源于器件對邊的兩個DQSDLL。在器件的一半，每個DQSDLL彌補各自邊的DQS延遲。通過系統時鐘和專用反饋環路，對DLL環進行了補償?！?/p>

　　LatticeECP3 FPGA的鎖相環用于生成針對DDR3存儲器接口時鐘。例如，對于一個400 MHz的DDR3接口，通用鎖相環用于生成三個時鐘：400 MHz的時鐘，有90 °相移的400 MHz時鐘和200 MHz時鐘。有90 °相移的400 MHz時鐘用于生成DQ和DQS輸出。沒有相移的400 MHz時鐘用于產生時鐘（CLKP和CLKN）到DDR3存儲器。200 MHz時鐘用于生成地址和命令（ADDR/CMD）信號。該時鐘的實現對客戶是透明的，可用萊迪思的設計工具自動地實現。                

       DDR3所需的寫調整是通過使用動態延遲輸入至專門的DDR3存儲器接口的模塊，這稱為DQSBUFD模塊。這個DQSBUFD模塊包含了DQS延遲塊，時鐘極性控制邏輯和數據有效模塊。DDR3所需的寫調整是通過使用動態延遲（DYNDELAY）輸入DQSBUFD模塊。根據寫調整的要求，可以延遲每個DQS組的輸出。

　　對于DDR3存儲器讀接口，當存儲器件驅動DQS為低電平時，DQS轉換檢測塊檢測DQS的過渡情況，并生成讀時鐘來傳輸數據至FPGA。

　　萊迪思的IPexpress工具可用于生成上面闡述的DDR3存儲器接口塊。通過提供與高速DDR3存儲器接口所需的合適塊，這些在LatticeECP3中預制的塊使設計人員減少了設計的復雜性。

　　DDR3存儲器控制器

　　萊迪思提供一個全功能的DDR3存儲器控制器IP核，接口至符合行業標準的DDR3元件和DIMM。萊迪思的DDR3存儲器控制器的框圖如圖4所示。萊迪思的存儲器控制器連接到LatticeECP3 的DDR3存儲器接口模塊（IO模塊）和時鐘電路，針對接口至DDR3存儲器元件和DIMM，為客戶提供現成的解決方案。這個控制器實現了一些功能，以改善整個吞吐量。例如，實現命令流水線，以改善整體吞吐量。該IP使用有效的分組（bank）管理技術來并行管理多個分組。這可以使訪問延遲最小，有利于提高存儲器的帶寬。

圖4 萊迪思DDR3存儲器控制器框圖

　　使用萊迪思的IPexpress工具，可以生成LatticeECP3 的DDR3存儲器控制器?；贕UI的工具使設計人員能夠指定存儲器控制器的參數（時鐘頻率、數據總線寬度、配置等）以生成DDR3存儲器控制器IP核。設計人員可以通過圖形用戶界面定制參數。例如，圖形用戶界面允許用戶定制存儲器的時序參數，并用新的時序值重新生成存儲器控制器。除了DDR3存儲器控制器IP核之外，還提供仿真模型和測試平臺，這樣設計人員可以在將它按裝到電路板上之前，對設計進行測試。

　　LatticeECP3 DDR3存儲器控制器已經用DDR3存儲器元件和DIMM做了充分的驗證。萊迪思還提供了多種硬件評估板，客戶可用于檢查LatticeECP3 DDR3存儲器控制器的操作，接口至任何DIMM的 DDR3元件。LatticeECP3系列是業界唯一支持DDR3存儲器接口的中檔FPGA，從而針對下一代的系統設計，為設計人員提供了低成本，低功耗的解決方案。

　　結論

　　系統帶寬的需求繼續以指數形式增長。由于DDR3 SDRAM的價格下降了，DDR3 SDRAM芯片將更廣泛地用于網絡應用。這些增加系統帶寬的要求正在推動著存儲器的接口速度增加，同時繼續使成本降低。用中檔的FPGA促進穩定的高速存儲器接口設計是LatticeECP3系列FPGA的主要目標。針對下一代存儲器控制器的需要，ECP3的專用、靈活的DDR功能意味著現在設計人員有了一個節約成本的解決方案。LatticeECP3 DDR3基元與萊迪思的DDR3存儲器控制器IP核的結合大大降低了DDR3存儲器接口的復雜性，針對用DDR3實現下一代系統設計，促進更快地將產品推向市場。