引言
隨著技術的發展，移動電子設備已成為我們生活和文化的重要組成部分。平板電腦和智能手機觸摸技術的應用，讓我們能夠與這些設備進行更多的互動。它構成了一個完整的靜電放電(ESD) 危險環境，即人體皮膚對設備產生的靜電放電。例如，在使用消費類電子設備時，在用戶手指和平板電腦USB 或者HDMI 接口之間會發生ESD，從而對平板電腦產生不可逆的損壞，例如：峰值待機電流或者永久性系統失效。
本文將為您解釋系統級ESD 現象和器件級ESD 現象之間的差異，并向您介紹一些提供ESD 事件保護的系統級設計方法。
系統級ESD保護與器件級ESD保護的對比
IC 的ESD 損壞可發生在任何時候，從裝配到板級焊接，再到終端用戶人機互動。ESD 相關損壞最早可追溯到半導體發展之初，但在20 世紀70 年代微芯片和薄柵氧化FET 應用于高集成IC 以后，它才成為一個普遍的問題。所有IC 都有一些嵌入式器件級ESD 結構，用于在制造階段保護IC 免受ESD 事件的損壞。這些事件可由三個不同的器件級模型進行模擬：人體模型(HBM)、機器模型(MM) 和帶電器件模型(CDM)。HBM 用于模擬用戶操作引起的ESD 事件，MM 用于模擬自動操作引起的ESD 事件，而CDM 則模擬產品充電/放電所引起的ESD 事件。這些模型都用于制造環境下的測試。在這種環境下，裝配、最終測試和板級焊接工作均在受控ESD 環境下完成，從而減小暴露器件所承受的ESD 應力。在制造環境下，IC 一般僅能承受2-kV HBM 的ESD 電擊，而最近出臺的小型器件靜電規定更是低至500V。
盡管在廠房受控ESD 環境下器件級模型通常已足夠，但在系統級測試中它們卻差得很遠。在終端用戶環境下，電壓和電流的ESD電擊強度要高得多。因此，工業環境使用另一種方法進行系統級ESD 測試，其由IEC 61000-4-2 標準定義。器件級HBM、MM和CDM 測試的目的都是保證IC 在制造過程中不受損壞；IEC 61000-4-2規定的系統級測試用于模擬現實世界中的終端用戶ESD事件。
IEC 規定了兩種系統級測試：接觸放電和非接觸放電。使用接觸放電方法時，測試模擬器電極與受測器件(DUT) 保持接觸。非接觸放電時，模擬器的帶電電極靠近DUT，同DUT 之間產生的火花促使放電。
表1 列出了IEC 61000-4-2 標準規定的每種方法的測試級別范圍。請注意，兩種方法的每種測試級別的放電強度并不相同。我們通常在4級（每種方法的最高官方標稱級別）以上對應力水平進行逐級測試，直到發生故障點為止。
表1 接觸放電和非接觸放電方法的測試電平
器件級模型和系統級模型有一些明顯的區別，表2 列出了這些區別。表2 中最后3個參數（電流、上升時間和電擊次數）需特別注意：
. 電流差對于ESD 敏感型器件是否能夠承受一次ESD 事件至關重要。由于強電流可引起結點損壞和柵氧化損壞，8-kV HBM 保護芯片（峰值電流5.33A）可能會因2-kV IEC 模型電擊（峰值電流7.5A）而損壞。因此，系統設計人員不能把HBM 額定值同IEC 模型額定值混淆，這一點極為重要。
. 另一個差異存在于電壓尖峰上升時間。HBM 的規定上升時間為25ns。IEC 模型脈沖上升時間小于1ns，其在最初3ns 消耗掉大部分能量。如果HBM 額定的器件需25ns 來做出響應，則在其保護電路激活以前器件就已被損壞。
. 兩種模型在測試期間所用的電擊次數不同。HBM僅要求測試一次正電擊和一次負電擊，而IEC 模型卻要求10 次正電擊和10 次負電擊。可能出現的情況是，器件能夠承受第一次電擊，但由于初次電擊帶來的損壞仍然存在，其會在后續電擊中失效。圖1 顯示了CDM、HBM 和IEC 模型的ESD 波形舉例。很明顯，相比所有器件級模型的脈沖，IEC 模型的脈沖攜帶了更多的能量。
表2 器件級模型與IEC 系統級模型比較
圖1 器件級和IEC 模型的ESD 波形
TVS 如何保護系統免受ESD 事件的損害
與ESD 保護集成結構不同，IEC 61000-4-2 標準規定的模型通常會使用離散式獨立瞬態電壓抑制二極管，也即瞬態電壓抑制器(TVS)。相比電源管理或者微控制器單元中集成的ESD 保護結構，獨立TVS 成本更低，并且可以靠近系統I/O 連接器放置，如圖2 所示。
圖2 系統級TVS 布局
共有兩種TVS：雙向和單向（參見圖3）。TI TPD1E10B06 便是一個雙向TVS例子，它可以放置在一條通用數據線路上，用于系統級ESD 保護。正常工作狀態下，雙向和單向TVS 都為一個開路，并在ESD 事件發生時接地。在雙向TVS 情況下，只要D1 和D2 都不進入其擊穿區域，I/O 線路電壓信號會在接地電壓上下擺動。當ESD 電擊（正或者負）擊中I/O 線路時，一個二極管變為正向偏置，而另一個擊穿，從而形成一條通路，ESD 能量立即沿這條通路接地。在單向TVS 情況下，只要D2 和Z1 都不進入其擊穿區域，則電壓信號會在接地電壓以上擺動。當正ESD電擊擊中I/O線路時，D1變為正向偏置，而Z1 先于D2 進入其擊穿區域；通過D1 和Z1 形成一條接地通路，從而讓ESD 能量得到耗散。當發生負ESD 事件時，D2 變為正向偏置，ESD能量通過D2接地通路得到耗散。由于D1 和D2 尺寸可以更小、寄生電容更少，單向二極管可用于許多高速應用；D1 和D2 可以“隱藏”更大的齊納二極管Z1（大尺寸的原因是處理擊穿區域更多的電流）。
圖3 雙向和單向TVS
系統級ESD 保護的關鍵器件參數
圖4 顯示了TVS 二極管電流與電壓特性的對比情況。盡管TVS 是一種簡單的結構，但是在系統級ESD 保護設計過程中仍然需要注意幾個重要的參數。這些參數包括擊穿電壓VBR、動態電阻RDYN、鉗位電壓VCL 和電容。
圖4 TVS 二極管電流與電壓的關系
擊穿電壓
正確選擇TVS 的第一步是研究擊穿電壓(VBR)。例如，如果受保護I/O 線路的最大工作電壓VRWM 為5V，則在達到該最大電壓以前TVS 不應進入其擊穿區域。通常，TVS 產品說明書會包括具體漏電流的VRWM，它讓我們能夠更加容易地選擇正確的TVS。否則，我們可以選擇一個VBR（min）大于受保護I/O 線路VRWM 幾伏的TVS。
動態電阻
ESD 是一種極速事件，也就是幾納秒的事情。在如此短的時間內，TVS 傳導接地通路不會立即建立起來，并且在通路中存在一定的電阻。這種電阻被稱作動態電阻(RDYN)，如圖5 所示。
圖5 ESD 電流放電通路
理想情況下，RDYN 應為零，這樣I/O 線路電壓才能盡可能地接近VBR；但是，這是不可能的事情。RDYN 的最新工業標準值為1 Ω或者1 Ω 以下。利用傳輸線路脈沖測量技術可以得到RDYN。使用這種技術時，通過TVS 釋放電壓，然后測量相應的電流。在得到不同電壓的許多數據點以后，便可以繪制出如圖6一樣的IV 曲線，而斜線便為RDYN。圖6 顯示了TPD1E10B06 的RDYN，其典型值為~0.3 Ω。
圖6 TPD1E10B06 的IV 特性
鉗位電壓
由于ESD是一種極速瞬態事件，I/O 線路的電壓不能立即得到箝制。如圖7 所示，根據IEC 61000-4-2 標準，數千伏電壓被箝制為數十伏。如方程式1 所示，RDYN 越小，鉗位性能也就越好：
其中，IPP 為ESD 事件期間的峰值脈沖電流，而Iparasitic 為通過TVS 接地來自連接器的線路寄生電感。
圖7 8Kv 接觸放電的ESD 事件鉗位
把鉗位電壓波形下面的區域想像成能量。鉗位性能越好，受保護ESD敏感型器件在ESD事件中受到損壞的機率也就越小。由于鉗位電壓很小，一些TVS可承受IEC模型的8kV接觸式放電，但是“受保護”器件卻被損壞了。
電容
在正常工作狀態下，TVS為一個開路，并具有寄生電容分流接地。設計人員應在信號鏈帶寬預算中考慮到這種電容。
結論
由于IC 工藝技術節點變得越來越小，它也越來越容易受到ESD 損壞的影響，不管是在制造過程還是在終端用戶使用環境下。器件級ESD 保護并不足以在系統層面為IC 提供保護。我們應在系統級設計中使用獨立TVS。在選擇某個TVS 時，設計人員應注意一些重要參數，例如：VBR、RDYN、VCL 和電容等。
參考文獻
《系統級ESD/EMI保護設計指南》www.ti.com/lit/SSZB130B
相關網站