摘  要： 詳細介紹了一種基于FPGA與單片機的音頻頻譜分析系統的實現。整個系統由信號預處理電路、單片機最小系統和FPGA目標板模塊3部分組成。預處理電路負責聲音-電壓信號的轉換以及電壓信號的放大；單片機最小系統完成音頻信號的測頻、采集與存儲、LCD液晶屏的頻譜顯示以及相關的時序控制工作；FPGA部分對單片機ADC所采集的音頻信號進行快速傅里葉變換（FFT），然后將變換后的結果返回并在液晶屏上顯示。系統實現了對20 Hz~20 kHz音頻信號的采集與頻譜分析，該系統具有較好的實時性和準確性，頻譜刷新時間小于0.5 s，最大誤差約為10%。
關鍵詞： 音頻；頻譜分析；FFT；單片機；FPGA

    頻譜分析儀（Spectrum Analyzer）是指能以模擬或數字方式顯示信號頻譜的儀器。頻譜分析儀的主要用途是對動態變化的信號進行頻域上的分析，其研究的對象可以是電子設備，也可以是機械系統，并且不一定要求是線性系統。其應用情況大致可分為兩類：一類是用于通信系統和電子系統的監測，例如測試各種天線的駐波比，對信號進行調制分析，監視電臺的工作情況以及無線電頻譜占用情況等；另一類是對一些低頻系統和機械系統進行動態分析，例如沖擊信號、振動信號及聲音信號的分析，對機械結構進行振動模態分析和設備的故障診斷等。此外，頻譜分析儀還廣泛應用于航空航天、地質、建筑、氣象和醫學等領域。
    本文以FPGA與C8051F020單片機為核心，設計并制作一個音頻頻譜分析系統。該系統能對音頻信號進行實時采樣與分析并在液晶屏上顯示頻譜，同時可根據輸入信號頻率的不同自動調整采樣頻率以達到更小的頻譜分辨率。
    本系統的設計主要包括硬件設計和軟件設計兩部分。硬件設計包括信號預處理電路和單片機最小系統的設計，其中預處理電路包括音頻信號的聲音-電壓轉換以及電壓信號的放大；軟件設計主要包括單片機C語言編程以及FPGA的VHDL語言編程來實現音頻信號的采集與存儲、快速傅里葉變換（FFT）以及音頻頻譜的LCD液晶屏顯示。
1 系統方案設計
    圖1為總體方案設計框圖。駐極體話筒將外部聲音信號轉變為電壓信號，放大電路將該電壓信號放大到適合單片機A/D采樣的幅值，當單片機ADC采滿一定點數（即FFT點數）之后，單片機將該組數據發往FPGA，由FPGA進行FFT后再將變換結果發送回單片機，最終由單片機作相應處理并在LCD液晶屏上顯示所采集信號的頻譜圖。通過按鍵可以讓頻譜分析系統在某一時刻暫停，以便于觀察。

2 系統硬件設計
2.1 單片機系統設計
2.1.1 C8051F020微控制器
    C8051F020器件是完全集成的混合信號系統級MCU芯片，具有64個數字I/O引腳。
2.1.2 JTAG接口設計
    JTAG是Joint Test Action Group（聯合測試行動小組）的縮寫，是一種國際標準測試協議，最初是用來芯片測試的，還可用來在線編程，C8051F020單片機本身已經提供了該接口。
將TMS1、TCK1、TDI1、TDO1引腳直接與單片機端口相連即可，4個引腳分別為模式選擇、時鐘、數據輸入和數據輸出口。
2.1.3 ZLG7289模塊設計
　為了設計與編程的方便，本設計直接采用ZLG7289芯片來進行按鍵和數碼管模塊設計，ZLG7289芯片可直接驅動8位共陰式數碼管，同時還可以掃描多達64只按鍵。
2.2 聲壓信號轉換電路設計
　本文采用駐極體話筒輸入音頻信號，此類話筒有兩根引出線，漏極D與電源正極之間接一漏極電阻R，信號由漏極經一隔直電容輸出，這種接法有一定的電壓增益，話筒的靈敏度比較高，但動態范圍比較小。在實際使用中，場效應管在電路中的狀態不僅決定了話筒能否正常工作，而且決定了話筒工作性能的好壞。
　場效應管的電路狀態取決于負載電阻R和電壓V的大小。一般應取電源電壓的1/2較為合適。應保證RL的阻值要始終大于話筒輸出阻抗的3～5倍才能使話筒處于良好的匹配狀態。由于話筒的輸出阻抗在2 kΩ左右，因此RL至少要在10 kΩ以上才能滿足要求。
　取RL為10 kΩ，隔直電容取1 μF。電路原理如圖2所示。

2.3 音頻信號放大電路設計
　因為單片機ADC的基準電壓為2.4 V，所以語音信號變化范圍為0~2.4 V最為合適，而實際駐極體話筒的輸出電壓范圍不到2.4 V，故需要對其作放大處理。本文采用集成運放LF353對語音信號放大以滿足單片機的采集電壓。
3 軟件系統設計
3.1 FPGA設計
　FPGA部分的設計主要包括SPI通信模塊、輸入緩沖模塊、FFT運算模塊、時序控制模塊、輸出緩沖模塊及時鐘產生模塊等。本文著重介紹SPI通信模塊和時序控制模塊的設計。
3.1.1 SPI通信模塊
　SPI（Serial Peripheral Interface）總線系統是一種同步串行外設接口，它可以使MCU與各種外圍設備以串行方式進行通信以交換信息。外圍設備可以是Flash、RAM、網絡控制器、LCD顯示驅動器和A/D轉換器等。
SPI總線系統的接口一般采用4條線：串行時鐘線（SCLK）、主機輸入/從機輸出數據線（MISO）、主機輸出/從機輸入數據線（MOSI）和低電平有效的從機選擇線（CS）。
　其中，CS指此外圍設備是否被選中，也就是說只有片選信號CS為預先規定的使能信號時（高電位或低電位），對此設備的操作才有效。這就允許在同一總線上連接多個SPI設備成為可能。接下來就是負責通信的3根線了。通信是通過數據交換完成的，首先SPI是串行通信協議，也就是說數據是一比特一比特的傳輸的。這就是SCK時鐘線存在的原因，由SCK提供時鐘脈沖，MISO、MOSI則基于此脈沖完成數據傳輸。數據通過 MOSI線輸出，數據在時鐘上升沿或下降沿時改變，在緊接著的下降沿或上升沿被讀取，完成一位數據傳輸。輸入也使用同樣原理。這樣，在至少8次時鐘信號的改變（上沿和下沿為一次），就可以完成8 bit數據的傳輸。SPI通信模塊設計如圖3所示。

　由于FFT的運算結果包括實數部分（8位）、虛數部分（8位）和指數部分（6位）共22位，為方便數據處理，取N為32。其中mosi為串行輸入口，接收單片機發送過來的數據，并從data_R[31..0]端口并行輸出；FPGA發往單片機的數據由data_T[31..0]并行輸入，通過miso口串行發往單片機。
3.1.2 時序控制模塊
　由FFT時序圖可知，要使FFT模塊正常工作，需要給出sink_valid、sink_sop及sink_eop 3個輸入信號，sink_valid為高電平即可，而sink_sop與sink_eop則需要每隔256個時鐘出現一次高電平，其他時間維持低電平，以表示有效數據輸入號的開始與結束。因此，用VHDL語言設計了一個有限狀態機來輸出上述3種控制信號。生成的控制模塊如圖4所示。

　reset_n為狀態機復位信號，低電平有效，狀態機復位到初始狀態（即下圖中的idle狀態）。clk為該狀態機的工作時鐘輸入口，與FFT的工作時鐘相同。sink_ready與FFT模塊中的sink_ready輸出相連，即只有當FFT模塊數據接收準備信號有效時，該控制模塊才開始輸出控制信號。
3.2 單片機軟件設計
3.2.1 單片機軟件流程控制
　C8051F020單片機主要完成音頻信號的采集、存儲與頻譜的LCD顯示。C8051F020單片機的ADC1主要有向AD1BUSY寫1啟動、定時器3溢出啟動、CNVSTR上升沿啟動和定時器2溢出啟動4種啟動方式。通過配置ADC1控制寄存器ADC1CN中的AD1CM2-0來選擇其中一種?？紤]到單片機定時的精確度不夠，故采用CNVSTR上升沿來啟動ADC1，外部啟動信號由FPGA系統時鐘分頻產生。配置時只要將端口I/O交叉開關寄存器XBR2中的位0置1，CNVSTR端口將連接到引腳，若無其他更高優先級的端口連接被配置，CNVSTR將被分配到P0.0口。每次ADC1的啟動就由P0.0口的上升沿來控制。主程序流程圖如圖5所示。

3.2.2 LCD頻譜顯示設計
    所使用的LCD液晶屏點數為128×64，即水平方向有128個像素點，垂直方向有64個像素點。由于FFT變換長度為256個點，其中有效點數為128個，剛好可以一一對應顯示，一個像素點對應一個頻點。幅值方面可以作適當量化，將最大幅值（2.4 V）量化為64，該液晶屏便可完整顯示音頻信號的頻譜了。
4 FFT頻譜分析測試
4.1 正弦信號測試
    此時系統自動設定采樣率為1 kHz，可計算得出頻率分辨率約為3.9 Hz，用信號發生器產生3.9 Hz的正弦信號，幅值為0~2.4 V，觀察到的頻譜圖如圖6所示。

    實際測試中，LCD液晶屏上的頻譜實時地隨著外部音頻信號的變化而變化，刷新時間小于0.5 s，達到了較高的實時性。
    本文綜述了頻譜分析系統的研究意義，完成了音頻頻譜分析系統的設計和制作，并對其進行了性能測試。測試結果表明，整個系統能夠順利采集音頻信號并進行處理，最終在LCD液晶上顯示所采集的頻譜圖，其達到一個較好的性能，實現了預期的效果。
參考文獻
[1] 倪銘.淺談頻譜分析[J].淮南職業技術學院學報，2007（1）：50-52.
[2] 王琦.頻譜分析儀的原理[J].中國無線電管理，2000，2（1）：23-25.
[3] 王春菊.數字式頻譜分析儀原理分析[J].標準、檢測與儀器，2001（12）：95-96.
[4] 班萬榮.頻譜分析儀的原理與發展[J].現代電子技術，2005（7）：101-102.
[5] 葉永杰，彭小名，李世杰.一種基于FPGA的數字化頻譜分析技術[J].通信對抗，2005（1）：22-26.