1. 引言

     傳統的窄帶無線接收機，DVGA+抗混疊濾波器+ADC 鏈路的設計中，我們默認ADC 為高阻態，在仿真抗混疊濾波器的時候忽略ADC 內阻帶來的影響。但隨著無線技術的日新月異，所需支持的信號帶寬越來越寬，相應的信號頻率也越來越高，在這樣的情況下ADC 隨頻率變化的內阻將無法被忽視。為了取得較好的信號帶內平坦度，引入了ADC 前端匹配電路的設計，特別是對于non-input buffer的ADC在高負載抗混疊濾波器應用場景下，前端匹配電路的設計在超寬帶的應用中就更顯得尤為重要。本文將以ADS58H40為例介紹ADC前端匹配電路的設計。

2. Non-input buffer ADC 內阻特性及其等效模型

    理想ADC 的輸入內阻應該是高阻態，即在前端抗混疊濾波器的設計中無需考慮ADC 內阻帶來的影響，但是實際ADC內阻并非無窮大并且會隨著頻率而發生改變。從輸入內阻的角度而言，ADC又可以被分為兩類，一個是有輸入buffer的ADC，輸入特性更趨向于理想ADC，內阻往往比較大；另一類就是沒有輸入buffer的ADC，它們的內阻在高頻不可忽略且隨頻率發生改變，但它們的功耗比前者要小。圖1為non-input buffer ADS58H40模擬輸入等效內阻模型。ADC模擬輸入端采樣保持電路本身所等效的阻抗網絡隨頻率的改變而變化；再加上ADC 采樣噪聲的吸收電路（glitch absorbing circuit）RCR 電路，它的存在改善了ADC 的SNR 和SFDR，但也使得ADC的內阻隨著頻率而越發變化。兩者效應疊加使ADC 的等效負載整體呈現容性。

圖1 ADS58H40 模擬輸入等效內阻模型

     圖2以ADS58H40為例給出了內阻隨頻率變化的曲線圖。A串聯模型，串聯模型中的串聯等效電阻值在Ohm量級。B并聯模型，并聯模型中的并聯等效電阻值在低頻（< 100MHz）的時候kOhm量級，但隨著輸入頻率不斷升高(>200MHz)，并聯等效電阻值會急劇下降到百歐姆級，使其相對于抗混疊濾波器ADC端負載不可忽略。而且不管是并聯模型還是串聯模型中的等效電容，也使得抗混疊濾波器ADC端負載特性偏離理想的阻性特征需要補償。

圖2 ADS58H40 內阻簡化模型：A 串聯模型，B 并聯模型；及其相關頻率變化曲

3.  Non-input buffer ADC 前端匹配網絡拓撲架構

    由于ADC 的等效內阻隨頻率變化而且在高頻時偏離理想高阻態，抗混疊濾波器ADC端負載阻抗的選擇就顯得尤為重要。理想ADC支持抗混疊濾波器的負載的任意選擇，完全沒有要求。但是內阻的變化，使得現實中ADC希望前端的抗混疊濾波器的負載阻抗可以比較小，即傳統50Ohm 抗混疊濾波器的設計，ADC的kOhm級的內阻相對于50Ohm而言可以忽略不計。但是現在越來越多的抗混疊濾波器需要100Ohm 的負載設計，以達到前端驅動級的最優工作狀態。圖5 以現在無線基站設計中常用的DVGA LMH6521 為例，為了使整個接收鏈路達到最優的線性性能，推薦使用100Ohm 的抗混疊濾波器。此時如果仍采用簡單的100Ohm 負載并聯在ADC 輸入端的做法，隨著輸入信號頻率的升高和輸入信號帶寬的增寬，ADC內阻非理想特性將越來越明顯，它會直接拉低ADC 側的100Ohm 負載，惡化信號的帶內平坦度。

圖3 DVGA 最優工作狀態負載要求示意圖

    為了統一抗混疊濾波器的設計以簡化其在不同平臺項目中的移植，希望ADC側（包括ADC 等效內阻和前端匹配電路）在整個信號帶寬中都呈現一致的阻抗特性例如圖3 應用中的100Ohm，引入了ADC 前端匹配網絡如圖4 所示。

圖4 Non-input buffer ADC 前端匹配網絡拓撲架構簡圖

其中，

1)         R1和R2是ADC側阻抗的主要組成部分，在假設ADC理想高阻特性的情況下，它即代表了ADC側的負載。由于ADC有限內阻和所需的匹配網絡，為了達到整體效果仍保持100Ohm負載狀態，R1和R2遠高于50Ohm的最優取值。R1和R2不僅決定了ADC輸入pin腳的實際共模電壓（VCM-Analog input common mode current*R1, ADC的性能SNR 和SFDR會隨著VCM的變化而發生些許改變，請參見datasheet圖22）；而且原本也是sampling glitch的低阻泄放路徑，所以不宜過大。R1和R2的取值原則為實現ADC端組合負載目標前提下的最小值，而且最大值不宜超過100Ohm。

2)         R5和R6代表ADC輸入口串聯的5Ohm或者10Ohm的阻尼電阻，為的是衰減可能由bonding wire寄生電感引起的震蕩。

3)         由R3-L1-L2-R4組成的網絡主要是負責超寬帶應用中的帶內平坦度調整，它存在的意義在于此網絡呈感性，阻抗隨頻率遞增；它和隨頻率遞減的ADC 等效內阻呈反方向變化，兩項并聯使整體阻抗在所需頻率范圍內盡量保持不變。如果覺得網絡過于復雜，也可以考慮將L1 和L2 合并為一個電感斷開VCM 連接；考慮分隔為兩個電感僅是為VCM電流提供和R1+R2 并行的通路以減小VCM距理想值的偏移。

4)         R7-L3//C1-R8組成的網絡則主要擔負吸收sampling glitch的責任。在50Ohm負載抗混疊濾波器的應用中，50Ohm負載路徑即相當于采樣噪聲的低阻泄放路徑，所以R-L//C-R電路選配一般可以不加，但是當抗混疊濾波器的負載阻抗增加，例如上文中所提到的100Ohm抗混疊濾波器的應用，R-L//C-R的網絡在性能要求較高的應用中建議采用。采樣噪聲是由采樣開關的開關切換引起的。只有在ADC輸入pin腳處直接引入低阻通路才可以有效的將其吸收，這就是為何RLCR 網絡需要盡可能的接近ADC輸入管腳布局。否則，采樣噪聲會在dither的作用下轉化為影響ADC性能的噪聲從而惡化SNR和SFDR。此吸收采樣噪聲電路的最主要的組成部分為電容，采樣噪聲多為高頻分量組成，對其形成低阻通路即低通電路或帶通電路（對有用信號為高阻，對高頻噪聲為低阻）。C的取值不易過小，過小影響吸收效果，同樣也不易過大，過大會嚴重影響輸入帶寬。兩端串聯的R不易過大25Ohm為宜，并聯的電感主要是降低Q值，有助于平坦帶內波動。當R3-L1-L2-R4 和R7-L3//C1-R8網絡共存的時候，出于帶內平坦度的考量，需要移去L3形成R-CR網絡。

簡單的取值步驟及原則：

1)  如果是傳統的50Ohm抗混疊濾波器設計，R1和R2各取25Ohm，無需加入R-L-L-R網絡，RL//C-R的網絡選配。

2)  如果是100Ohm及以上抗混疊濾波器設計。接收鏈路需要加入R-L//C-R，選配R-L-L-R網絡（選配R-L-L-R 的時候，R-L//C-R 需要換為R-C-R）；反饋鏈路則需要加入R-L-L-R。

a)  首先需要根據性能測試結果選取R-L//C-R或者R-C-R網絡中的C。以H40為例，RL//C-R網絡C取10pF，R-C-R網絡C取3.3pF可以有效濾除（中頻IF小于350MHz 應用中的）高頻采樣開關噪聲。網絡中的R取25Ohm為宜，網絡中L取值原則為使LC諧振腔在有用帶寬中心附近形成諧振頻率。

b) 然后以R1 和R2 各為100Ohm為仿真起點，出于帶內平坦度的考量，仿真選取R-L-L-R的值。再平坦度滿足要求的情況下，嘗試降低R1和R2的值，但是需要適當增加R-L-L-R的等效阻抗作為彌補，最后找到實現ADC端組合負載目標前提下的R1和R2的最小取值。

4. ADS58H40 前端匹配網絡設計

    ADS58H40是一款四通道14-bit, 250MSPS的高性能ADC，廣泛應用在無線基站的設計中，即可以用在接收通道中，同樣也可以應用在反饋通道中。這里以ADS58H40在100Ohm抗混疊濾波器負載的應用為例介紹前端匹配網絡設計。

4.1接收鏈路拓撲架構

    由于接收鏈路對性能指標要求高，R-C//L-R(R-C-R)的吸收采樣噪聲的網絡必不可少，加之接收鏈路帶寬較窄，對帶內平坦度起調節作用的R-L-L-R 網絡可以選配。這里Fs=245.76MSPS 采樣率，中頻3/4 Fs 184.32MHz，帶寬80MHz，100Ohm 抗混疊濾波器負載應用為例。圖5為以犧牲帶內平坦度為代價的簡化版前端匹配電路。R-L//C-R意在吸收采樣噪聲達到性能的最佳優化。C的取值以10pF為宜，L 的取值配合10pF，在所需帶寬內形成諧振腔，對有用信號不衰減，對高頻采樣噪聲起到吸收的作用。

圖5 Non-input buffer ADC 接收鏈路設計舉例A –最少的器件犧牲些許的帶內平坦度

     圖6為性能和平坦度相折中的網絡架構，網絡架構較圖5復雜，但是80MHz信號帶寬內平坦度遠遠好于上圖中的簡化版本設計。由于前端R-L-L-R架構的存在，這里吸收采樣噪聲的R-L//C-R 簡化為R-C-R，C的取值以3.3pF為宜。

圖6 Non-input buffer ADC 接收鏈路設計舉例B 最優的帶內平坦度

4.2 反饋鏈路拓撲架構

      反饋鏈路處理信號帶寬遠高于接收鏈路，而性能要求則較接收鏈路低。為了滿足帶內平坦度的要求，R-L-L-R的平坦度調節電路必不可少。而R-C//L-R(R-C-R)采樣噪聲吸收電路所表現出的低通或帶通特性限制了其在超寬帶（BW>100MHz）的反饋鏈路中的應用。使得反饋鏈路中同樣也存在著性能和帶寬的折中。但考慮到反饋鏈路-10dBFs輸入幅度下性能惡化有限（采樣噪聲隨輸入幅度的增加而增大），缺少采樣噪聲吸收電路的反饋鏈路的性能仍然滿足系統性能要求。這里以Fs=245.76MSPS采樣率，中頻3/4 Fs 184.32MHz，帶寬200MHz，100Ohm抗混疊濾波器負載應用為例。

    圖7為以犧牲些許性能為代價而取得最優帶內平坦度的反饋鏈路前端匹配電路，R-L-L-R為帶內平坦度調節電路。

圖7 Non-input buffer ADC 反饋鏈路設計舉例

5. 結論

    Non-input buffer的ADC在高中頻，超寬帶，高負載抗混疊濾波器應用場景下，需要對前端匹配電路的設計進行特別的考量。針對接收和反饋鏈路的不同特性，有選擇性的引入R-L-L-R平坦度調整電路，R-L//C-R采樣噪聲吸收電路，以期達到性能和帶內平坦度的折中。

6.  參考資料

1. ADS58H40 datasheet