在設計實例中，一條電路把精確DC基準電壓切換到高速IC比較器的非逆變輸入端。該電路使用一個先斷后連(BBM)方式工作的2 : 1多路復用器。多路復用器有寄生電容，后者向多路復用器的D1漏極注入的電荷QD1INJ可能會導致比較器的基準輸入端出現誤差電壓(圖1)。以下方程定義了峰值誤差電壓的近似值：
圖1，電荷注入可能會在電壓比較器的輸出端中產生毛刺，并且這些毛刺可能導致邏輯隱患。
其中CD1OFF是IC2的D1端子的電容，CIN(約為1 pF)是比較器的輸入電容。IC2的BBM間隔約為3ns，而Analog Devices公司ADCMP608和ADCMP609比較器的信號傳播延時是該值的10倍。因此，它們無法在3ns內改變自己的狀態。Analog Devices公司的同一產品家族中有速度為10倍的零件，即ADCMP601和ADCMP602。遺憾的是，這些器件能感覺到這些尖峰。高電平基準電壓VREFH的電壓偏移會導致輸出電壓的突然短期上升。
當高基準電壓超過比較器逆變輸入端的電壓時，它的輸出再次變高，即產生毛刺。當比較器穿越理想電平時，比較器的輸出經過延時后變低。正誤差電壓開始演變，并具有額外延時，長度為IC2的通道A的關斷時間。ADCMP601的數據表顯示的是電荷注入源極。但在此情形下，電荷注入漏極在起作用。作為粗略估算，你可以使用參考文獻2中的電荷注入數據。當電荷注入過程改變符號時(這取決于共模電壓的值)，VD1處的電荷約為0.8 pC，它等于高電平基準電壓，并且當基準電壓為低電平時，它約為–0.3 pC。該電壓終止時，延時等于模擬開關IC2(是ADG772)中各通道的接通時間。比較器的輸出端無意中返回高電平，雖然歷時不超過5ns，但可能導致某些邏輯電路意外響應。當負斜率的輸入斜坡穿越較低的基準電壓時，也可能會出現類似情況。
防止這些危險狀態，你可以添加兩只肖特基勢壘二極管(圖2)。只要D1端子出現正電壓偏移，比高基準電壓高約200mV，則二極管D1就開始導電，而D2在電壓偏移比低基準電壓低200mV時導電。而且，這些二極管的非線性結電容隨正向電壓一起上升，從0V正向電壓時的0.7pF升至100mV正向電壓時的大約1.05pF。輸入電壓接近高基準電壓時，二極管D2被逆向偏壓將近2V，并且其電容降至大約2/3CD(0)，其中CD是未偏壓二極管的電容。二極管D1和D2的總電容為1.5 pF。該數值會使輸入電容增加。由于電荷注入未超過0.8pC，因此D1端子處的電壓偏移小于160mV。二極管D1和D2位于二極管三件組合IC4(Avago Technologies公司的HSMS-282L，參考文獻4)，但你還可以使用一顆雙二極管IC。
圖2，肖特基勢壘二極管D1抑制比較器IC1的非逆變輸入端出現的正電壓尖峰(它們在輸出電壓由高至低的瞬變之后立即出現)。二極管D2使基準電壓在輸出電壓由低至高瞬變期間出現的負偏移保持在一定范圍。