射頻識別即RFID技術又稱電子標簽、無線射頻識別，是一種通信技術[1]。RFID技術作為物聯網發展的關鍵技術，其應用必將隨著物聯網的發展而擴大。常用的RFID分低頻、高頻、超高頻3種，其中高頻RFID典型工作頻率為13.56 MHz，一般以無源為主。高頻標簽比超高頻標簽具有價格便宜、節省能量、穿透非金屬物體力強、工作頻率不受無線電頻率管制約束的優勢，最適合應用于含水成分較高的物體中，例如水果等。
    基于FPGA的原型驗證方法憑借其速度快、易修改、真實性的特點，已經成為ASIC芯片設計中重要的驗證方法[2]。本文主要描述高頻RFID芯片的FPGA原型驗證平臺的設計，并給出驗證結果。
1 RFID芯片的FPGA原型驗證環境概述
    一套完整的RFID系統是由閱讀器(Reader)、電子標簽芯片(Tag)也就是所謂的應答器(Transponder)及應用軟件三部分組成[3]。
　電子標簽芯片的FPGA原型驗證環境也是一套完整的RFID系統，用FPGA原型驗證平臺替代上述的電子標簽芯片(Tag)，使用上層的應用軟件開發驗證激勵。通過閱讀器與FPGA原型驗證平臺進行通信來實現對FPGA中的數字邏輯進行驗證的目的。圖1是典型的RFID芯片的FPGA原型驗證環境原理圖。

2 驗證平臺的硬件設計
2.1 驗證平臺硬件系統結構
　FPGA原型驗證平臺利用自身的硬件資源，模擬實現RFID芯片的各功能模塊。其中數字邏輯單元和存儲器是FPGA原型驗證的對象，由FPGA內部的資源實現。圖2為驗證平臺硬件系統結構圖。
    下面詳細介紹FPGA器件選型、模擬射頻前端(AFE)電路設計、天線設計及調試，其中重點是FPGA器件選型和模擬射頻前端電路設計，難點是天線設計及調試。
2.2 FPGA器件選型
    FPGA原型驗證平臺中FPGA器件選型主要考慮FPGA的邏輯資源、存儲資源、I/O資源和時鐘資源，另外兼顧器件的供貨渠道、速度等級、溫度等級等。
　FPGA的邏輯資源應為待驗證ASIC邏輯門數的2~3倍或更高；存儲資源、滿足待驗證ASIC存儲資源的需求，主要是Blockram資源,I/O資源，用戶可配置的I/O數量除了滿足ASIC設計的數字端口信號需求外，還要預留一定量的調試I/O；時鐘資源，主要指全局時鐘數量，ASIC低功耗設計會用到大量的門控時鐘，轉化門控時鐘需用到FPGA的全局時鐘資源。
    根據以上原則，本次FPGA采用Xilinx Spartan3-1000芯片。該芯片可編程約10萬門的ASIC邏輯；16組blockram，提供432 kbit地址空間；8個全局時鐘bufer用于定義時鐘；4個DCM模塊，可以精確地實現內部時鐘分頻、倍頻；用戶可用的I/O多達173個。
    本次待驗證的RFID芯片的數字邏輯規模約為1萬門，存儲器容量為1 kbit，時鐘網絡簡單，端口I/O少。實驗證明，該FPGA的資源完全滿足RFID芯片的原型驗證需求。
2.3 模擬射頻前端(AFE)電路設計
    在搭建RFID芯片的驗證平臺時，模擬射頻前端(AFE)通常采用分立元件實現。分立器件實現的AFE電路穩定性差，受環境影響比較大，調試難度大。例如，包絡檢波器的輸出幅值隨場強變化較大，導致電壓比較器工作失常，由此轉換出的數字信號出現錯誤。
　為改善以上穩定性差的問題，本次模擬射頻前端采用AFE IC實現。AFE IC完成信號能量交流直流轉換、限壓、穩壓、信號調制和解調、時鐘產生及上電復位等功能。該芯片經過了成熟的測試，穩定性好，受磁場環境的影響小，電路穩定性大大增強，調試風險大大降低。圖3為模擬射頻前端(AFE)與其他功能模塊的連接關系圖。

2.4 天線設計及調試
2.4.1 天線設計原理
     高頻電子標簽的天線線圈進入閱讀器產生的交變磁場時，讀寫器與標簽之間可等效為變壓器耦合方式。讀寫器天線相當于變壓器的初級線圈，標簽上的天線相當于次級線圈[4]。對于無源電子標簽,電子標簽可以簡化為天線與芯片的直接電連(標簽天線可等效為天線等效內阻與等效感應電壓源的串聯組合，標簽芯片可等效為純阻抗)。圖4為無源高頻電子標簽等效電路圖。

　符合ISO/IEC l5693標準的RFID系統，電子標簽和閱讀器之間的載波頻率為13．56 MHz。為了保證閱讀器與標簽之間的良好通信,標簽的諧振頻率要接近13.56 MHz。本文描述的FPGA原型驗證平臺設計中，天線設計也是基于以上理論模型，設計成矩型天線。
    ISO/IEC 15693-1協議中規定，標簽天線尺寸最大不超過86 mm×54 mm，典型線圈有3~6匝[3]。這樣可以根據實際的設計需求先確定天線尺寸，本次設計的天線長和寬分別為79 mm和47 mm,天線線圈的線寬為6 mil，線圈間距為9 mil，線圈匝數為4。

    根據式(2)可以推算出天線線圈的等效電感，再根據式(1)可以計算出并聯電容的理論值。
    為了補償電路板加工偏差以及電路中其他參數的不確定因素，消除線圈計算值與加工后實際值之間的誤差，線圈匝數預留3.5、4.5圈可選的跳線。調試時根據實際測量結果，確定并聯電容的容值和線圈的具體匝數。
2.4.2 天線調試
    驗證平臺電路板加工、焊接完成后，使用阻抗分析儀測量天線的實際電感值，本次測到的天線線圈的電感值近似為2.9 nH；根據式(1)重新計算并聯電容的值為47.55 nF，校正理論計算與加工后實際值之間的偏差。
    并聯電容值確定后，使用矢量網絡分析儀測量天線的諧振頻率。根據諧振頻率的偏移情況，逐步增加或者減少線圈匝數，直到達到指定的諧振頻率13.56 MHz。
    根據矢量網絡分析儀的測量結果顯示，本次天線能成功諧振在13.56 MHz，此時線圈匝數為4，并聯電容大小為47 nF。圖6、圖7為矢量網絡分析儀測量的諧振圖。

3 測試結果
    FPGA原型驗證平臺經過器件選型、硬件設計、數字邏輯單元的移植實現以及系統調試后，能夠與支持ISO/IEC15693協議的閱讀器進行穩定通信。圖8顯示了閱讀器下發查詢(Inventory)命令時空間場波形信息；圖9顯示了閱讀器下發查詢(Inventory)命令時，標簽收到的時鐘信號(clk)、解調信號(demo_data)以及標簽返回的調制信號(modu_data)波形。

    本文結合RFID芯片的設計特點，描述了一種FPGA原型驗證平臺的設計，支撐無源高頻RFID芯片的FPGA原型驗證。經測試表明，該驗證平臺能夠實現ISO/IEC15693協議中的通信功能，能與多款閱讀器進行穩定的通信，讀寫性能優異，穩定性、可靠性都能達到預期的效果，滿足標簽芯片FPGA原型驗證的需求。
    本文設計的FPGA原型驗證平臺還可以作為電子標簽芯片的原型設計提供給客戶試用,提前進行軟件開發；還可以提前進行第三方的認證工作。另外，該驗證平臺對于符合其他協議標準的RFID芯片的驗證平臺的設計也有很好的參考價值。
參考文獻
[1] 王哲宇,朱詩倩,劉錦高. 一種無源射頻識別編解碼電路的設計與驗證[J].電子技術應用，2013，39(7):58-60.
[2] 張術利,劉忻.基于FPGA的SoC原型驗證的設計與實現[J].電子技術，2011,38(5):71-73.
[3] FINKENZELLER K. 射頻識別技術(第三版)[M].北京：電子工業出版社，2006.
[4] 趙東艷,符令,胡毅,等. 一種13.56 MHz射頻標簽仿真模型的設計[J].微型機與應用，2013，32(16):26-29.
[5] 陳華君,林凡，郭東輝，等.RFID技術原理及其射頻天線設計[J].廈門大學學報(自然科學版)， 2005，44(B06)：312-315.