基于FPGA的嵌入式系統的硬件設計
本設計是基于Xilinx XC4VFX40系列 FPGA，它內部集成了兩個PowerPC405處理器, 4個10/100/1000M以太網MAC模塊，運行頻率300MHz時，具有420D-MIPS性能，能解決高速網絡數據傳輸問題，并且能解決通過網絡加載操作系統和交叉編譯等問題。它內部有448個可配置I/O口，2592kb BlockRAM，能實現對各種外部設備的并行控制以及較多數據的存儲與處理。加載一個操作系統，一般需要幾十兆的內存空間，FPGA內部自帶的RAM空間是遠遠不夠的，本設計在板上擴展了兩片MICRON公司的256Mb DDR內存，作為上電時操作系統的加載和運行空間?，F在主流的嵌入式操作系統，都需要搭建交叉編譯環境，把在主機上編寫好的可執行文件下載到目標板上，這就需要實現網絡數據的傳輸。由于XC4VFX40 自帶了以太網MAC模塊，只需要在外面添加個PHY芯片和帶隔離器的RJ45接口就能實現這個功能。本設計由于對網絡數據實時性要求很高，因此采用Marvell公司的千兆以太網PHY芯片88E1111-RCJ。它能根據自身配置和主機設計，實現10/100/1000M自適應傳輸，并且Linux本身對這個芯片提供了驅動支持，實現無縫鏈接。操作系統加載到DDR 中能快速有效的運行，但是掉電就會丟失，因此必須加入FLASH芯片，把系統文件存儲到外部FLASH中。加電時，FPGA把操作系統文件從FLASH讀入到 DDR中運行。FPGA設計當然會擴展很多接口出來，利用自身并行處理的優勢，控制很多外圍設備，本設計也不例外，擴展了8個通用的GPIO，2個PS/2接口，1個USB接口，1個AC97聲卡接口，1個 HotLink接口，以及4個RS422接口，同時擴展了兩個CPCI接口，引出了16位數據地址線和Ethernet控制線，整個系統的硬件框圖如圖1所示。
在進行電路設計時，是以FPGA為核心，向外擴展各種設備，因此特別注意了FPGA各個引腳的連接。由于DDR和PHY芯片都需要提供+2.5V電壓，因此和DDR、PHY芯片連接引腳所在的BANK需要提供+2.5V電壓參考，并且不能接以LVTTL或LVCMOS為電壓參考的引腳。重要快速的時鐘信號必須接到全局時鐘引腳上。由于FPGA需要通過外部FLASH啟動操作系統，需要并行配置，以減少加載時間，配置電路如圖2所示。在DDR布線時，數據和地址線需要走等長線，數據線之間不能相差10Mil,地址線要控制在20Mil以內，時鐘也需要走差分等長線，長度應大于地址線，DDR各個信號還需要47Ω的并行端接，改善信號質量。千兆 PHY 輸出MDI信號也需要在頂層做差分等長，不然在進行1000M數據傳輸時很可能不穩定。DDR和PHY需要完整的電源回路做參考，電源層劃分時也要特別注意，其他電路做常規處理就可以了。
EDK和ISE軟件設計
首先需要調用Xilinx提供的 EDK軟件，對各個模塊加入必要的IPCORE，以便操作系統能正常調用這些器件的驅動操作他們。本設計采用的是EDK10.1.2版本，PPC方面選用ppc405內核，頻率設定在300MHz，同時需要添加中斷輸入引腳，以便響應以太網、串口等外部中斷，其他使用默認設置。DDR控制器采用EDK提供的Multi-Port-Memory Controller模塊，需要設置DDR芯片廠商、大小和數據位數等，特別指出的是，要設置獨立的兩條PLB總線和PPC連接，作為PPC的指令和數據總線。MAC單元需要加入XPS_LL_TEMAC模塊來控制，本設計需要設置PHY 類型為GMII(千兆以太網)，同時要指定物理地址和收發FIFO大小。FLASH單元需要加入xps_mch_emc模塊，同時設置FLASH類型和讀寫時間。為了方便調試，還需要加入串口控制臺模塊，本設計使用的是UartLite模塊，設置需要的波特率和校驗類型。特別注意的是，系統還需要時鐘管理模塊(DCM)，提供各個模塊需要的不同時鐘，還要設置一段FPGA內部RAM區域，放置PPC的.boot文件。外部這些模塊都通過PLB總線和PPC通信，需要統一編址，一般把DDR 內存空間地址分配到0x0開始，整個系統的構建如圖3所示。
本設計，除了在 EDK中搭建了操作系統必須的各種模塊后，還需要在ISE中編寫各個時序電路程序，因此把 EDK中編寫好的工程作為一個模塊，加入到ISE中，然后統一編譯，這樣生成了我們需要的完整功能的程序。特別指出的是，PPC405數據地址采用的是大端模式，接入到ISE中時，需要把數據顛倒位置，如DATA[0：31]變為DATA[31:0]，才能正常讀寫。
Linux操作系統的加載與燒寫
加載Linux操作系統需要利用EDK軟件提供的板級升級包(BSP)配置內核。BSP 包含了所選定處理器架構的屬性文件以及相關硬件的驅動源文件。首先要在EDK Project Option 中Project Peripheral Respository選項下設置Xilinx提供的 gen-mhs-devtree/edk_lib 庫路徑，然后在軟件平臺設置中選擇Dts模式，編譯更新升級包，生成.dts配置文件。Dts文件包含了所有模塊地址分配，中斷以及驅動信息，把他加入到Linux 內核中，然后配置內核選項選擇對應的處理器架構、所選硬件的驅動模塊以及需要的其他內核模塊，之后再對完成配置的內核進行編譯，生成Linux 的內核image 文件。生成內核image 文件之后，還需要生成系統運行所需要的根文件系統。根文件系統中包含了嵌入式Linux系統的所有應用程序、庫以及系統配置等相關文件。根文件系統中常用的程序和命令可利用開源軟件Busybox構造。構造完成之后，在Busybox 生成的目錄和文件的基礎上再構造根文件系統的目錄樹，并添加相關設備文件和配置文件以及系統運行時需要的腳本文件, 從而形成最終的根文件系統，ramdisk.image。把他拷貝到內核中的../arch/powerpc/boot目錄下，在linux2.6.x根目錄下運行make zlmage. initrt，生成最終的系統文件。需要指出的是，在編譯linux內核時，需要設置好交叉編譯環境：首先安裝ELDK編譯軟件，然后在編輯自己的帳戶目錄下的 .bashrc (例如：/home/ppc/) 中加入下面內容:
CROSS_COMPILE=ppc_4xx
$PATH=$PATH:/home/ ppc /PowerPc/ELDK/usr/bin:/home/ ppc /PowerPc/ELDK/binexport CROSS_COMPILE PATH
保存，然后執行$source .bashrc
把生成的zlmage.initrd 文件通過 EDK 軟件下的XMD調試窗口，使用dow zlmage.initrd命令下載到DDR中，然后運行 run命令，就正常啟動Linux了。
程序下載到 DDR中，掉電后，數據就丟失了，不能保存和連續使用，因此要把操作系統燒寫到FLASH，上電后讓它能自動運行，掉電后也不會丟失。EDK提供了專門的FLASH 燒寫工具Program Flash Memory，首先要把zlmage.initrd文件轉換為FLASH能識別的.SREC文件，需要在EDK Shell下運行下面命令：
$powerpc-eabi-objcopy –I elf32-powerpc –O srec zImage.initrd.srec
第一次燒寫FLASH時需要把Program Flash Memory中Create Flash Bootlooder Application 勾上，讓系統自動生成Bootlooder程序。操作系統燒寫到Flash中后，需要FPGA在上電后自動從FLASH讀取操作系統數據，然后自動運行，這幾需要把剛剛生成的bootloadr_0工程中的.elf加入到.bit生成新的配置文件，使用EDK下的Updata Bitstream命令就能實現。最后把生成的.mcs文件燒寫到FPGA PROM中，上電后，系統就能自動運行了。
設計結果與分析
在Linux系統正常加載后，我們設計一個程序，它通過以太網，從上位機獲得數據，存入FPGA內部BlockRam中，再在ISE中編寫程序，把獲得的數據取出，產生頻率可變的波形發生器，并回傳發送的參數給上位機。
通過實驗證明，在FPGA加入操作系統后，能輕松實現網絡數據的收發，并通過FPGA自身的邏輯，產生我們需要的各種控制信號，做到了系統的統一調度和各個功能的并行處理，發揮了操作系統和FPGA各自的優勢。但是也發現，FPGA下操作系統運行的頻率不高，最多600MHz，中斷響應間隔較長，大約3ms左右，系統上電啟動時間較長，大約40s左右，這些都需要在今后設計中進一步完善和提升。
結語
本文介紹了基于FPGA的嵌入式Linux設計流程，從硬件設計到Linux系統加載，再到應用程序運行整個過程，從中可以看出，該設計既發揮了FPGA并行處理和多時序控制上的優勢，也發揮了嵌入式Linux系統調度和可裁剪性方面的優勢，還提高了這個系統的穩定行，也減少了FPGA 與外部高速總線連接的資源開銷，二者的結合, 既滿足了嵌入式應用按需定制、量體裁衣的需求, 又能開發出穩定而功能強大的嵌入式系統，在現在嵌入式系統開發中有很好的運用。