圖 10.54 中的瞬態穩定性測試結果同時與 Aol 曲線上的 1/b值和環路增益曲線一致，因此，證明了只采用 FB#1 構建參考緩沖電路，將導致電路運行的不穩定性。
圖 10.54 FB#1 瞬態穩定性測試：CMOS RRO
現在，我們必須弄清楚如何合成一種解決方案，以保證設置電容性負載參考緩沖電路的穩定性。此時，我們進一步了解如圖 10.55 所示的 Aol 曲線和 FB#1 1/b曲線。如果我們添加圖?10.55 所示的 FB#2 1/b曲線，我們就會看到一條最終的?1/b曲線，這樣，根據?fcl 處的接近速率在歷史上的穩定性經驗，可以推斷電路的運行也將是穩定的。
另外，我們將促使 fpc 低于 1/b曲線中的?fzx 一個 decade，以確保當頻率低于 fcl 時，相位裕度優于45度。上述工作通過調整 1/b FB#2 的高頻部分，使其比 FB#1 低頻 1/b高出?+10dB。接著，設置 fza，使其至少低于 fpc 一個 decade，以確保當實際應用中進行參數變化時，
能夠避免 BIG NOT。通過觀察，我們發現，最終的?1/b曲線是在?FB#1 1/b曲線和 FB#2 1/b曲線中選擇最小數值的?1/b通道而形成的。
務必請記住，在雙反饋通道中，從運算放大器輸出端至負極輸入端的最大電壓反饋將主導著整個反饋電路。最大的反饋電壓意味著b值最大或者是?1/b值最小。
最后，在 FB#2 取得支配地位之前，預計 Vout/Vin 的傳輸函數將隨著 FB#1 的變化而變化。此時，Vout/Vin 將會衰減至 –20dB/decade，直至 FB#2 與 Aol 曲線相交，然后，將隨著 Aol 曲線下降。
圖 10.55 FB#2 圖解分析：CMOS RRO
如圖 10.56 所示，里面有一些主要的假設。我們將這些假設運用于幾乎所有的具有雙通道反饋的 RISO 電路中。首先，我們假設 CL>10* CF，這也就是說，在高頻率時，CL 早在 CF 短路之前就短路。因此，我們將短路 CL 以排除 FB#1，從而便于單獨分析 FB#2。另外，我們假設 RF>10*Riso，這意味著作為 Riso 的負載，該 RF 幾乎完全失效。從圖 10.56 和圖 10.57 中具體的公式推導，我們可以看出，當 zero, fza = 19.41Hz（由 RF 和 CF 產生）時，FB#2 在原點擁有一個極點。由于在高頻時，CF 和 CL 同時處于短路狀態，所以 FB#2 高頻 1/b部分即為 Ro+Riso 與 Riso 之間的比值。FB#2 1/b的公式推導請參閱下一張圖（圖10.57），有關計算結果請參閱下圖。FB#2 高頻 1/b設置為?10.92dB 或 20.76dB、原點擁有一個極點以及當頻率為 10.6Hz 時的零點。
圖 10.56 FB#2 分析：CMOS RRO
FB#2b的公式推導如圖 10.57左側所示。由于 1/b是b的倒數，所以?FB#1 1/b的計算結果可以輕而易舉的推導出來，具體推導過程請參閱圖?10.57 右側。從圖中我們還發現，在b推導過程中的?pole, fpa 變成了 1/b推導過程中的?zero, fza。
圖 10.57 FB#2 分析：CMOS RRO
為了檢驗 FB#2 一階分析情況，我們可采用如圖 10.58 所示的 Tina SPICE 電路。而且，為了便于分析，我們將 CL 設置為 10GF，因此對各種相關的頻率而言，CL 都等同于短路狀態。但是，在開展 AC 分析前，仍允許 SPICE 查找到相應的 DC 工作點。
圖 10.58 FB#2 AC 電路分析：CMOS RRO
Tina SPICE 仿真結果如圖 10.59 所示。FB#2 1/b曲線正如當?fza= 10.6Hz 以及高頻 1/b= 23.78dB 時，采用一階分析推算出來的結果一樣。另外，我們也繪制出 OPA734 Aol 曲線，以弄清楚在高頻時，FB#2 將如何與其相交。
圖 10.59 FB#2 1/b曲線：CMOS RRO
如果推算的 FB#1 和 FB#2 疊加結果會產生所需的最終 1/b曲線，那么我們將通過如圖?10.60 所示的?Tina SPICE 電路開展分析工作。同時，我們還可通過 Tina SPICE 電路，繪制出 Aol 曲線、最終的 1/b曲線以及環路增益曲線。
圖 10.60 最終環路增益分析電路：CMOS RRO
從圖 10.61 中，我們可以看出，分析結果驗證了我們所推算的最終 1/b曲線。在環路增益為零的?fcl 處，推算的接近速率為 20dB/decade。
圖 10.61 最終的 1/b曲線：CMOS RRO
最終電路的環路增益相位曲線（采用 FB#1 和 FB#2）如圖 10.62 所示。相移從未下降至 66.54 度以下（出現在頻率為 146.43kHz 的地方），因為，在 fcl 處（頻率為 172.64kHz），相位裕度為 87.79 度。
圖 10.62 最終環路增益分析：CMOS RRO
我們將采用圖 10.63 中的 Tina SPICE 電路對我們的穩定電路進行最后的檢驗——瞬態穩定性測試。
圖 10.63 最終瞬態穩定性測試電路：CMOS RRO
圖 10.64 中最終電路瞬態穩定性的測試結果符合我們其他所有的推算結果，從而研制出一款性能優良、運行
穩定的電路。而且，我們可以信心十足的將這種電路投入量產，因為它不會發生故障或在實際運行中出現異常。
圖 10.64 最終瞬態穩定性測試電路：CMOS RRO
通過圖 10.65 中的 Tina SPICE 電路，可驗證我們對 Vout/Vin 的推算是否正確。
圖 10.65 最終 Vout/Vin 傳輸函數電路：CMOS RRO
從圖 10.66 中，我們可以看出，Vout/Vin 的測試結果與我們推算的一階分析結果一致，具體表現為：當頻率為 253.88Hz 時，單極點開始下降。而且，當頻率約為 167kHz（此時，FB#2 與 OPA734 Aol 曲線相交）時，出現第二個極點。
圖 10.66 最終 Vout/Vin 傳輸函數：CMOS RRO
圖 10.67 總結了一種易于使用的漸進式程序。這種程序輕松地將具有雙通道反饋的 RISO 電容性負載穩定性技術應用于 CMOS RRO 輸出運算放大器上。
1)測量運算放大器的 Aol
2)測量運算放大器的 Zo，并在圖上繪制出其曲線
3)確定 CO 和 RO
4)創建 Zo 的外部模型
5)計算 FB#1 低頻 1/b（由 CO 和 CL 導致）
6)將 FB#2 高頻 1/b 設置為比 FB#1 低頻 1/b 高 +10dB（為獲得最佳的 Vout/Vin 瞬態響應和實現環路增益帶寬內相移量最少）
7)從 FB#2 高頻 1/b 中選擇 Riso 以及 RO
8)從 CO、CL、Riso 和 RO 中，計算 FB#1 1/b fzx
9)設置 FB#2 1/b fza = 1/10 fzx
10)選擇具有實際值的 RF 和 CF，以產生 fza
11)采用 Aol、1/b、環路增益、Vout/Vin 以及瞬態分析的最終值，運行仿真以驗證設計的可行性。
12)核實環路增益相移的下降不得超過 135 度（>45 度相位裕度）
13)針對低噪聲應用：檢查 Vout/Vin 扁平響應，以避免增益驟增àVout/Vi 中的噪聲陡升
圖 10.67 具有雙通道反饋的 RISO 補償程序：CMOS RRO
作者簡介
Tim Green 現任美國亞利桑那州圖森市 TI 線性應用工程經理。他擔任模擬與混合信號電路板/系統級設計工程師長達 24 年之久，其中包括：無刷馬達控制、飛機噴氣式發動機、導彈系統、功率運算放大器、數據采集系統以及 CCD 相機。Tim 最近的工作經驗包括模擬與混合信號半導體戰略營銷。Tim 畢業于亞利桑那大學 (University of Arizona)，獲電子工程理學士學位。如欲聯系作者，請發送郵件至 green_tim@ti.com。