在理想情況下，同頻的正弦信號，經過信號整形電路（過零檢測）后，得到方波信號，方波信號經過鑒相器后得到兩路輸入信號的相位差信號，對其用固定頻率的脈沖進行填充，把填充脈沖以后的相位差信號用脈沖計數器進行計數，就可以得到單位時間內相位差信號的脈沖個數N_phase，填充脈沖信號" title="脈沖信號">脈沖信號是用本地振蕩器產生的固定頻率的方波，其頻率為F_local，則被測信號的相位差V_phase為式(1)：
　　V_phase=360×?????????????????? (1)

2 誤差原因及解決方法
2.1 過零檢測不準
　　如圖2所示，在理想情況下，使用過零比較后，得到的是占空比為50%的方波，但是在實際應用中，很難得到占空比為50%的方波信號。引起過零比較失準的因素主要有二個：比較器" title="比較器">比較器的輸入失調電壓" title="失調電壓">失調電壓和接地網絡的噪聲。其中比較器的輸入失調電壓是主要因素，接地網絡的噪聲可以通過就近增加去耦電容和改善電源的紋波來降低。圖2中A、B分別為兩路相位差信號，假設通道Ｂ的比較器引入輸入失調電壓Ｖｅ，則通道Ｂ的比較電壓為Ｖｅ，而不是零電平，這就會造成鑒相的錯誤。如圖2所示，通道Ａ和Ｂ的實際相位值為Ｐｒ，由于通道Ｂ引入的失調電壓相當于增加了一個錯誤的相位差Ｐｅ，則使用傳統的單邊沿檢測方法測到的相位值為Ｐｍ，可以得到式(2)，顯然測得的相位結果是不準確的。
　　Pm=Pr+Pe??????????? (2)
在實際中可采用如下改進方法：觀察通道Ｂ的下降沿，如果以通道Ａ和Ｂ的下降沿為基準進行測量，則通道Ａ和Ｂ的實際相位值為Ｎｒ，因失調電壓引起的誤差為Ｎｅ，所以實際測得的相位值Ｎｍ，可以表示為式(3)。由對稱原理很容易得到式(4)。無論是以上升沿或是下降沿為基準進行測量，輸入信號的實際相位是相同的，即式(5)。由式(2)、(3)、(4)、(5)可得式(6)。如圖2中Ｃ的脈沖寬度即為２倍的相位差信號。
　　Nm=Nr-Ne??????????? (3)
　　Ne=Pe?????????????? (4)
　　Nr=Pr?????????????? (5)
　　Pm+Nm=Pr+Pe+Nr-Ne=Pr+Nr=2×Nr?????????????? (6)
2.2 信號調理后方波邊沿不夠陡峭
　　信號經過比較器進行處理后得到脈沖信號，在理想情況下，該信號可以作為數字邏輯信號使用。但在調試過程中發現，如果直接把比較器輸出的脈沖信號送給FPGA等高速響應器件，則FPGA獲取的信號可能是經過１μs后才穩定的一連串數字脈沖信號，錯誤的相位差脈沖使系統的精度和穩定性受到很大影響，致使輸出結果有較大的跳動。這主要是由比較器輸出脈沖信號的邊沿不夠陡峭所致，而影響比較器該性能的主要因素是壓擺率。
　　要解決此問題，除了在對比較器選型時選取具有較大壓擺率的器件外，還可以在比較器的后端加一級微分電路，微分電路可以明顯提升脈沖信號的邊沿。
2.3 輸出結果受輸入信號幅度影響較大
　　在理想情況下，比較器的放大倍數是無窮大的，但實際中比較器的放大倍數是有限的。為了降低輸入信號幅度對比較器輸出結果的影響并且提高比較器對小信號的靈敏度，對比較器進行電路設計時應采用正反饋。
2.4 閘門時間不準確
　　在相位測量中不僅要測量相位差信號，還要測量待測信號的周期。為了提高精度，往往對相位信號進行多周期測量。理論上要求在多周期測量中，測量時間必須為被測信號周期的整數倍，但是在相位測量儀器中，一般要求可以人為地設定測量時間，該時間不可能總是等于被測信號周期的整數倍，所以實際測量時間應該是設定的測量時間到下一個完整的測量周期之前的時間之和。在實際設計過程中，可通過獨立的具有預觸發功能的計數器對實際測量時間進行計數，用于相位測量時間的計算。