0 引言

    隨著微型化智能化設備的不斷發展，單純的單片機設備已經不能滿足目前對高性能的測試與試驗設備的要求。引信交聯信息具有高頻性、瞬時性等特點，對多路引信交聯信息的測試對設備的實時性、信息處理能力要求高，本文設計實現了一種基于FPGA+ARM結構的引信交聯信息測試設備，實現了準確、快速的多路引信交聯信息的處理，具有交聯信息發送、信息接收反饋功能，以及精度高、操作簡單、功能可選等眾多優點，同時具有廣闊的功能拓展空間。

1 測試設備總體結構

    系統總體設計圍繞測試設備的功能實現和各部分的技術要求展開，結合某型電子引信通信協議和與系統交聯信息的特征，同時考慮測試設備后續的功能擴展性，本文對實現測試設備的關鍵電路進行總體設計。測試系統總體上可以劃分成硬件和軟件兩部分，硬件系統由高性能ARM處理器^[1]和外圍的接口電路組成，以ARM為架構的嵌入式核心電路模塊實現對數據信號的處理和對操作界面的支持，FPGA^[2]可編程邏輯電路完成數據的編碼、調制和發送，驅動反饋模塊完成12路特定時序的交聯信號的驅動放大，滿足信息測試要求?？傮w結構如圖1所示。

    軟件系統以Linux內核環境下開發的應用程序為主，其軟硬件功能均大大高于單片機系統，滿足設計需求。

2 硬件電路設計

    系統硬件電路采用AltiumDesigner10軟件進行設計實現，ARM核心板按8層印制板布線，FPGA及外圍接口電路按6層印制布線。主要核心電路^[2，3]是FPGA+ARM外圍架構電路和電源管理電路。

2.1 FPGA+ARM架構設計

    設計的FPGA+ARM的硬件架構封裝結構圖如圖2所示，封裝電路圖展示了ARM核心處理器和FPGA外設之間的信號和布線關系。通過以ARM處理器為核心，FPGA可編程邏輯為外設的模式構建該硬件系統。為了實現設備的相關功能，該FPGA+ARM結構包含了：FPGA電路結構、FPGA IO電平轉換電路結構、FPGA調試電路結構。

2.1.1 FPGA電路結構

    FPGA電路結構中，FPGA的FPGA_INT端和ARM處理器相連，實現對FPGA外設的識別和初始化。同時將FPGA與ARM的EMIFA端口相連，該端口為EMIF端口的一類，即外部存儲接口，實現核心板與不同類型的存儲器連接。將該接口與FPGA相連，使FPGA充當一個協同處理器、高速數據處理器和高速數據傳輸口，這里主要用于實現FPGA與ARM平臺的數據交聯。

2.1.2 IO電平轉換模塊

    將FPGA與IO電平轉換模塊連接。直接從FPGA輸入輸出的信號電壓只有3.3 V，需要經過該電路進行轉換為5 V后方可與外部電路進行對接，該電路也是輸出緩沖電路。設計該緩沖電路作為可編程邏輯電路與信號驅動和反饋電路的橋梁。FPGA數據經過緩沖后發送給信號驅動電路，同時也可以接收來自反饋電路的反饋數據再發送給FPGA設備。

2.1.3 FPGA調試模塊

    該電路主要設計有兩種功能，第一，FPGA模式選擇；第二，FPGA的JTAG調試。模式選擇主要通過M0和M1兩個端口，在實際電路中通過跳線帽短接的方式進行模式的選擇。JTAG作為FPGA設備的在線編程和調試接口，設計用來對設備進行現場編程和設備調試。

2.2 電源管理電路設計

    系統結構中涉及到ARM芯片、FPGA芯片、液晶屏、觸摸屏、信號驅動等多種直流電壓的供電，而設備由ARM核心板輸出的供電電壓為直流24 V，遠遠大于相應模塊的供電上限。設計本電路的核心目的就是將直流24 V經DC-DC轉換后為相關芯片和器件供電。同時，由于工作對象是引信及其系統，電路還應具有系統復位功能和驅動保護功能。設計的電壓轉換電路如圖3所示。

    電壓轉換電路設計中使用DC/DC轉換器(LTC3736EUF元件)，用于控制電壓的輸出，通過這個元件可以將5 V的電壓轉化成1.2 V的電壓，以使其電壓值滿足設計需求。同時設計了復位重置電路，當設計系統出現宕機等意外情況時可以通過該電路對整個系統重新上電，使所有元件初始化后重新啟動。

3 軟件結構設計

3.1 軟件總體結構

    軟件系統總體結構^[4]設計一方面體現在系統主程序的設計上，系統的主程序流程圖如圖4所示，設計的主程序主要包括實現信號的輸入/輸出、數字調制解調、編碼發送和反饋接收等功能，實現了基于Linux操作系統下的ARM與FPGA接口驅動、LCD液晶驅動、網口驅動、串口驅動、觸摸屏驅動和Ubifs文件系統管理；另一方面體現在嵌入式系統人機界面設計和FPGA數據處理程序設計。

3.2 人機交互程序設計

    人機交互程序使用QTouch組態軟件實現。在軟件的設計中重點考慮應用程序的簡潔、美觀和實用性。根據主程序流程圖，設備功能主要分為模擬引信、引信裝定和裝定檢測三大功能，因此設計應用程序時針對三大功能設置相應的操作界面和選擇界面設計以及數據交換機制設計。

3.3 FPGA數據處理程序設計

    FPGA主要實現信號的調制與編碼^[5]，然后將處理完畢的數據發送給接收端。

    調制信號為二進制序列時的數字頻帶調制稱為二進制數字調制。在對引信裝定編碼信號進行調制和解調時，通過FPGA采用的是二進制振幅鍵控方式（ASK）來實現，數據處理程序流程框圖如圖5所示。圖5(a)為信號裝定程序設計流程圖，它顯示了FPGA設備如何將獲得的裝定參數經過調制編碼發送到引信體中，并通過反饋檢測，檢測其裝定的正確性。圖5(b)為模擬引信接收程序流程圖，它反映了模擬引信如何接收來自裝定控制柜的裝定信息，并將該信息實時顯示。

4 實驗驗證

    電路設計完成后。經過實驗室多次實驗，對該系統的實際功能進行了嚴格測試。電路的測試與波形圖如圖6所示。

    由圖6可見，信號表示一位數據的波形時間為11 ms左右，時間短脈沖多頻率高，這給信號的處理和接收都帶來了很大麻煩。因此基于FPGA的高速處理能力設計實現了ARM+FPGA結構的引信交聯信息的檢測系統。實驗結果表明該電路設計完全符合設計要求。通過高性能示波器捕捉到的波形顯示，該電路發送和接收的信號波形與理論信號波形完全一致，成功實現了對瞬時高頻信號的收發和處理，驗證了該電路具有對引信信息交聯信號的檢測與處理能力。

5 結語

    本次裝定檢測設備的設計采用ARM+FPGA架構，通過對電源管理電路、FPGA+ARM架構相關電路以及重點的信號接收與反饋電路的設計，完成了設備的硬件平臺搭建，并設計編寫了底板數據處理程序和人機交互應用程序。根據后續的實驗發現該設計完全滿足設備的需求。該類設計可以在其他類似類型的檢測設備中得到廣泛應用，同時該設備具有良好的可拓展，可以根據實際需求設計其他檢測功能。

參考文獻

[1] 韋東山．嵌入式Linux應用開發完全手冊[M]．北京：人民郵電出版社，2008．

[2] 王曉勇.FPGA的基本原理及運用[J].艦船電子工程，2005，25(2)：82-85.

[3] 郭瑞，林巖.OMAP-138和FPGA的合并單元設計方案[J].單片機與嵌入式系統應用，2012(11)：49-52.

[4] 王學慧，周曉東，張河.基于CPLD的引信感應裝定器設計[J].彈箭與制導學報，2003，23（4）：87-89.

[5] 雷斌，王寧.FPGA的漢明碼數據傳輸系統的設計[J].西安工業大學學報，2009，29(6)：559-564.