日前，ARM發布了兩套全新的CoreLink系統IP，該技術是專門為下一代移動設備設計的，在性能上有了較大的提升。新的CoreLink CCI-550互聯總線能夠用于ARM的big.LITTLE多核心架構，能夠完美適配擁有“完全一致性”的GPU，而且延遲更低、吞吐量更高；新的CoreLink DMC-500內存控制器，提供了更高的帶寬、以及更低的延遲。
新的Corelink CCI-550還使最大頻寬提升了60%，并降低了20%的延遲。ARM還指出，由于改良后的互聯總線集成了嗅探過濾器，可以節省100毫瓦的功耗。CCI-550還可以配置最高達六個的CPU簇（上一代CCI-500只支持最高四個CPU簇），如果每個簇有四個CPU核心，那么整顆處理器就可以做到24核心。同時，存儲器通道的數量、跟蹤器的尺寸、嗅探過濾器的過濾能力也均有一定的提升。該技術在移動和互聯網領域有更廣泛的適用范圍。
這也表明ARM公司在異構計算領域已經取得了重大進步。這能夠顯著提升各部件之間進行通信的帶寬限制。更快的互聯總線系統也能夠使得各個處理器同時處理同樣的數據，而無需高速緩存再進行臨時存儲。這個改良對于如深度智能設備和增強現實設備等的移動領域研發工作來說也意義重大。
“如果想要為客戶提供先進的功能，如4K視頻的錄制和播放、120fps的攝像頭、4K高清顯示器等，那么就必定需要將異構的CPU、GPU和加速器放在同一個高速緩存系統里同步工作，并且還必須要嚴格控制好功耗?！?/p>
新型的DMC-500最高可以支持LPDDR4-4267的存儲規格，并且帶寬提升了27％，CPU延遲降低了25％。如果消費者需要在移動設備上顯示更高分辨率的內容，那么增加內存的帶寬就顯得尤為重要了。
此外，ARM還透露了即將在其下一代GPU上應用的技術。下一代名為“Mimir ”的Mali GPU將會是一顆具有“完全一致性”的GPU，可以提供完全一致的共享虛擬內存，擁有更簡單的OpenCL 2.0/HSA編程模型，并且將能夠完全支持并行加速計算。但是ARM并沒有再進一步透露關于該技術的更多細節。
這些最新的ARM技術預計將會在2016年末正式投入市場，所以直到2017年之前，作為消費者的我們可能仍然用不上這項技術。