文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.2015.10.025
中文引用格式： 陸陽，李建岐，胡超. 基于FPGA的跨頻帶PLC信道模擬方法與實現[J].電子技術應用，2015，41(10)：92-95，99
英文引用格式： Lu Yang，Li Jianqi，Hu Chao. FPGA-based cross-band PLC channel emulation method and its implementation[J].Application of Electronic Technique，2015，41(10)：92-95，99
０ 引言
電力線載波通信（Power Line Communication，PLC）是實現中、低壓配電網智能化的一種重要通信方式。由于配電網的復雜性，電力線載波信道是典型的隨參信道，導致PLC技術適應性和產品成熟性的驗證比較困難?，F有方法基于實際現場環境測試PLC性能時，測試線路需提前勘察、預約，重復測量費時費力，因此亟需研究PLC信道模擬技術及其模擬器實現方法，為在實驗室內搭建測試平臺進行PLC性能的評估和優化提供便利。
針對500 kHz以下的窄帶PLC信道，文獻[1]提出了基于現場可編程門陣列(Field Programmable Gate Array，FPGA)設計數字濾波器并實現信道傳輸函數模擬的方法。文獻[2]研發的信道模擬器實現了對低壓配電線路窄帶信道噪聲、傳輸函數的模擬，并基于模擬的信道環境完成了PLC性能評估。針對2 MHz以上的寬帶PLC信道，文獻[3]基于電力線信道的循環平穩特征提出了時變信道的模擬方法。文獻[4]和文獻[5]則重點研究了基于FPGA的寬帶多輸入多輸出（Multiple Input Multiple Output，MIMO）PLC信道模擬方法。
基于靈活可靠的FPGA實現PLC信道模擬已成為發展趨勢。然而，目前大部分信道模擬研究工作主要集中在500 kHz以下的窄帶PLC信道，或2 MHz以上的寬帶PLC信道。值得注意的是，文獻[6]面向智能電網應用，提出了150 kHz～10 MHz跨頻帶范圍內基于信道認知在線可定義的智能PLC技術，突破了傳統PLC窄帶和寬帶的頻率分割，使其可以根據現場電力線信道實際情況，在一個更寬的頻率范圍內自適應地選擇最佳工作頻率。因此，研究并實現滿足跨頻帶頻率范圍的PLC信道模擬方法，使其滿足更多樣化的PLC系統測試需求，成為需要解決的問題。本文在電力線載波信道特性研究的基礎上，提出了一種基于FPGA的跨頻帶PLC信道模擬方法，可模擬通過現場測量取得的或基于模型的PLC信道噪聲、傳輸函數?；谒邪l的信道模擬器搭建了跨頻帶認知PLC樣機測試環境，驗證了信道模擬的準確性。
1 電力線載波信道特性
1.1 噪聲特性
噪聲是描述電力線載波信道的重要特性。中、低壓電力線作為通信媒介時，其網絡拓撲結構復雜，連接負載眾多，且經常發生變化，無法通過純粹的分析推導來表達它的特征，所以中、低壓電力線載波信道噪聲不同于普通的高斯白噪聲，且不能簡單歸結為某種單一來源的噪聲，應為多種性質不同噪聲信號的疊加。電力線載波信道噪聲所呈現出的特征與地點、時間以及電網負載設備等干擾源都息息相關，且噪聲源之間是相互獨立存在的，噪聲類型一般包括：有色背景噪聲、窄帶噪聲、工頻同步的周期脈沖噪聲、工頻異步的周期脈沖噪聲和異步脈沖噪聲[7]。
1.2 衰減特性
PLC信號在電力線載波信道上傳輸時，造成信號傳輸衰減的因素有很多，主要包括：線纜的集膚效應損耗；絕緣材料的電介質損耗；不對稱波阻抗引起的輻射損耗；網絡分支引起的功分損耗；阻抗失配、網絡分支及線纜不連續點處引起的反射損耗；設備連接到網絡的負載阻抗損耗；發送端和接收端阻抗失配引起的耦合損耗；耦合模式失配損耗；多徑傳播引起的頻率選擇性衰落[8]。PLC信道衰減大體上隨著信號頻率的增大而增加，且在高頻頻段往往呈現出顯著的頻率選擇性特征。
2 基于FPGA的跨頻帶PLC信道模擬
2.1 系統構成
跨頻帶PLC信道模擬器可以分為硬件和軟件兩部分，其中，硬件部分實現信道噪聲、傳輸函數的實時模擬，以及待測PLC模塊信號的耦合；軟件部分包括在電腦上實現的用于信道參數配置的用戶控制軟件以及FPGA程序。圖1給出了跨頻帶PLC信道模擬器硬件部分的組成，包括電源濾波模塊、電源模塊、模擬前端模塊、數據轉換模塊、數字電路模塊5個部分。
不間斷電源（Uninterruptible Power Supply，UPS）輸出220 V/50 Hz交流電為整個硬件部分供電。PLC發送和接收端分別通過線性阻抗穩定網絡（Line Impedance Stabi-
lization Network，LISN）與UPS相連，LISN具有工頻低通特性并能對信道模擬器的接入阻抗進行整定，同時也避免了PLC信號直接通過電源濾波模塊傳播。
電源模塊包含一個小變壓器和兩個電路板，可以將220 V交流電轉換為直流電+15 V和±5 V，分別為FPGA數字板和模擬前端（Analog Front-End，AFE）供電。
AFE模塊包含兩個分立的電路板。在接收板上集成有接收耦合器，它從PLC發送端接收信號，信號在輸入模數轉換器（Analog to Digital Converter，ADC）前先通過低通濾波器（Low Pass Filter，LPF）使其平滑。在LPF前和后分別連接了一個放大器來進行信號衰減補償。在發送板上，經過信道模擬器衰減后的PLC信號和產生的噪聲（分別由兩個高速數模轉換器（DAC）輸出）分別先通過相同的放大器，再通過相同的LPF，然后由兩個可變增益放大器（Variable Gain Amplifier，VGA）分別進行放大或衰減。VGA的增益由兩個參考電壓決定，可實現自動調節信道模擬器的輸出信噪比（Signal to Noise Ratio，SNR）。兩個參考電壓由一個雙通道DAC輸出，DAC由FPGA產生的數字信號控制。最后，放大/衰減后的信號和噪聲相加并通過線性驅動放大后，再經發送耦合器送至PLC接收端。
數據轉換模塊同樣分為兩個電路板，一個用于接收輸入信號，含1個14 bit高速ADC；另一個用于發送輸出信號，含2個14 bit高速DAC。
數字電路模塊是兩個FPGA板的結合，其中，Cyclone III FPGA板利用存儲下載的配置信息完成對電力線載波信道噪聲、傳輸函數的實時模擬，是整個跨頻帶PLC信道模擬器的核心；Cyclone II FPGA板提供串口功能，用于Cyclone III FPGA板和控制電腦的連接。
2.2 噪聲模擬方法
基于FPGA的跨頻帶PLC信道模擬器可以模擬四種不同類型的噪聲：有色背景噪聲、窄帶噪聲、周期脈沖噪聲（含工頻同步的周期脈沖噪聲、工頻異步的周期脈沖噪聲）和非周期脈沖噪聲（異步脈沖噪聲）。上述噪聲互相之間可以建模為具有不相關性。PLC信道噪聲模擬的基本原理如圖2所示，其中，ANB、ABG、API和ANI分別代表FPGA模擬不同類型噪聲時的控制參數。以下重點介紹有色背景噪聲和窄帶噪聲的模擬。
有色背景噪聲主要是由一系列低功率噪聲源所產生噪聲的疊加引起，噪聲水平隨頻率的升高而降低，典型功率譜密度約在-120 dB(V2/Hz)～-140 dB(V2/Hz)之間。為模擬有色背景噪聲，本文采用白噪聲經過整形濾波的方法。此處的濾波器采用了有限長單位沖激響應（Finite Impulse Response，FIR）濾波器實現，同時白噪聲通過偽隨機序列產生。設計偽隨機序列通過反饋移位寄存器獲得，如圖3所示。移位寄存器中的兩個比特信息經異或操作后反饋至輸入端，同時輸出比特信息循環反饋至寄存器的第一個比特。為獲得M-bit的偽隨機序列，可以采用以下兩種方法：一是串行地從移位寄存器中取出M個比特信息，二是并行地構建M個具有不同配置的單比特產生器。
窄帶噪聲具有頻率選擇性特征，其噪聲強度因地、因時而變，噪聲源多為中短波無線電信號。窄帶噪聲可以被視為一種經相位調制的諧波，其功率譜密度分布在較窄的頻率范圍內，產生窄帶噪聲等同于產生經相位調制的諧波。在FPGA中產生正弦曲線一般采用查表法，具體步驟如下：首先，在一個完整的周期內采樣一個正弦波形，并且存儲NPer個值在表中；其次，在采樣率fa下，所存儲的值被周期性讀出，相位間隔為INC，即每INC個值中讀取一個值；然后基于所讀取的值重建正弦信號。采用這種方法，可以獲得相應的正弦信號，其頻率為：
按照奈奎斯特第一準則，最大可能的相位間隔INCmax為NPer/2-1，最小可能的相位間隔INCmin為1。這樣即可通過調整相位間隔來獲得最終希望產生的正弦信號頻率。相位調制的步驟如下：考慮某存儲相應值的表格，采樣率fa，初始化相位間隔INC為INC0，并在每讀取Nmod個采樣值后將其加1或減1（需要控制在±INC范圍內）。上述線性相位調制的信號頻率為：
獲得所調制的信號帶寬為：
2.3 傳輸函數模擬方法
考慮實測的PLC信道參數，通常有兩種方法可以用于基于FPGA的信道模擬，即在時域上采用FIR濾波器，或在頻域上采用快速卷積法。
當在時域上采用FIR濾波方法時，設經采樣的信道傳輸函數為H(k)，則相應的信道沖激響應h(n)可以通過離散傅里葉變換（Discrete Fourier Transform，DFT）獲得，如式(5)所示，其中，L為FIR濾波器的階數?；贔PGA實現FIR濾波器的示意圖如圖4所示。本方法具有結構簡單的優點，不足之處在于其所需硬件資源相對較多，并且復雜度隨著濾波器的階數增加而線性增長。
當在頻域上采用快速卷積法時，根據時域卷積定理，兩個向量在時域的卷積等于兩個向量的傅里葉變換結果在頻域上直接相乘。基于這一思路，跨頻帶PLC信道模擬器實現快速卷積方法的示意圖如圖5所示。其中，M為輸入信號塊長度，經補零后，每個塊的長度變為N=M+L；N代表信道傳輸函數向量的長度，該參數預先配置在FPGA中。經DFT后，與傳輸函數標量相乘，再作逆離散傅里葉變換(Inverse Discrete Fourier Transform，IDFT)，即獲得了經過信道后的信號。考慮到相鄰信號塊之間尾部有重疊，因此需要在輸出移位寄存器進行反饋。本方法所需硬件資源較少，由于是逐塊信號進行操作，故傳輸函數的模擬存在一定時延。
3 實際信道模擬結果
實際模擬選取我國北方某城市一段長約650 m的10 kV中壓架空線路進行信道測試，用以獲得信道噪聲和傳輸函數模擬的必要參數。把測試獲取的參數通過用戶控制軟件輸入所研發的跨頻帶PLC信道模擬器中，即模擬獲得吻合現場中壓架空線路信道實際情況的信道傳輸函數和背景噪聲，如圖6所示。所測試中壓架空線路分支較少，信道傳輸函數模值（衰減）約為-20 dB左右，噪聲相對幅值約為-40 dB左右，信道具有頻率選擇性，且模擬的頻率范圍滿足跨頻帶要求。
4 基于跨頻帶信道模擬器的PLC測試
基于跨頻帶PLC信道模擬器，可以方便地在實驗室環境下對PLC進行測試。本節以作者所在課題組研發的跨頻帶認知PLC系統樣機為例，開展基于跨頻帶信道模擬器的PLC樣機性能測試，測試環境如圖7所示。
所搭建的測試環境包括PLC主站、PLC從站、跨頻帶PLC信道模擬器、衰減器和電腦?？珙l帶認知PLC樣機可以在150 kHz～10 MHz的頻率范圍內，根據信道實際情況自適應地選擇最佳頻段進行通信。這里，PLC主站通過由信道模擬器模擬出的下行鏈路與PLC從站連接，PLC從站則經由衰減器模擬的上行鏈路與PLC主站連接。電腦用于完成對信道模擬器的控制，以及信道噪聲、傳輸函數參數輸入等功能。
基于圖6模擬獲得的中壓電力線載波信道特性進行PLC主站與從站間的通信測試，PLC樣機會自適應地選擇最佳工作頻率。實際測試結果為：對于主站至從站的下行鏈路，樣機選擇了中心頻點為4 925 kHz、帶寬為1 250 kHz的頻段作為工作頻段。相比其他頻段，5 MHz附近信道的衰減和背景噪聲較小，信道條件較理想，故PLC樣機選擇在該頻段建立通信鏈路，這與樣機在該中壓架空線路實際信道環境下的選頻測試結果一致。通過對比現場實際信道與模擬信道條件下的PLC樣機測試結果，驗證了信道模擬器的有效性。
5 總結
本文提出并實現的基于FPGA的跨頻帶PLC信道模擬方法，可以在實驗室中提供接近現場實際信道情況的測試環境，通過FPGA模擬電力線載波信道噪聲、傳輸函數，為PLC技術的測試與優化提供便利?；谒邪l的信道模擬器建立了跨頻帶認知PLC測試環境，驗證了模擬器可在150 kHz～10 MHz的跨頻帶頻率范圍內工作，實現了現場中壓信道傳輸函數和噪聲的準確再現?；贔PGA模擬PLC信道是未來的發展方向，擬將針對時變信道、雙向信道模擬等方面開展進一步研究。
參考文獻
[1] LIU W Q，MARTIN S，DOSTERT K.Advanced emulation ofchannel transfer functions for performance evaluation of powerline modems[C].Proceedings of IEEE International Symposium on Power Line Communications and Its Applica-tions(ISPLC)，2011：446-451.
[2] LIU W Q，MARTIN S，DOSTERT K.Channel characterizationand system verification for narrowband power line communi-cation in smart grid applications[J].IEEE Communications Magazine，2011，49(12)：28-35.
[3] CANETE F J，DIEZ L，CORTES J A，et al.Time-varying channel emulator for indoor power line communications[C].Proceedings of IEEE Global Communications Conference(GLOBECOM)，2008.
[4] WELING N.Flexible FPGA-based powerline channel emula-tor for testing MIMO-PLC，neighborhood networks，hidden node or VDSL coexistence scenarios[C].Proceedings of IEEE ISPLC，2011：12-17.
[5] WELING N，ENGELEN A，THIEL S.Broadband MIMO powerline channel emulator[C].Proceedings of IEEE ISPLC，2014：105-110.
[6] LIU W L，BUMILLER G，GAO H J.On(power-) line defined PLC system[C].Proceedings of IEEE ISPLC，2014：81-86.
[7] GOTZ M，RAPP M，DOSTERT K.Power line channel char-acteristics and their effect on communication system design[J].IEEE Communications Magazine，2004，42(4)：78-86.
[8] OPERA.Effect of channel characterisation on PHY- part A，EC/IST FP6 Project No 507667，2004.
[9] ZIMMERMANN M，DOSTERT K.A multipath model for thepowerline channel[J].IEEE Transactions on Communications，2002，50(4)：553-559.