0 引言

    當前LTE-Advanced系統架構趨于扁平化，以往的幀定時同步方案已不再適合LTE-Advanced系統，因此，需要尋找一種新的幀定時同步實現方案。本文將該算法分成3個步驟：粗定時同步和小區組內ID號檢測、精定時同步、幀同步和小區組ID號檢測。由于定時同步需進行FFT運算以及相關運算，這樣劃分能夠利用粗定時同步迅速地找到PSS的大致位置，縮小精定時同步的檢測范圍，很大程度上減少了精定時同步的計算量，并且加快幀定時同步過程的完成。

    本文通過ASIC設計方案與傳統的FPGA處理相比，得出ASIC設計更適合于對實時性和可靠性要求高的大規模復雜的信號處理系統，并且在面積和功耗上也有很大優勢，可保證良好地適用于LTE_A用戶終端。

1 相關算法研究

1.1 粗定時同步和小區組內ID號檢測

    粗定時同步是為了迅速地找到主同步信號(Primary Synchronization Signal，PSS)的大致位置并獲得小區組內標識(Identity，ID)號以便確定PSS的滑動范圍，因此從減少計算量、方便實現等因素考慮，決定采用基于接收PSS對稱性相關的粗定時同步方案[1]。

PSS在時頻域均具有對稱性，能夠在接收端利用該特性檢測PSS。該方案的具體步驟是：接收半幀的數據（假設這半幀的數據中含有一個完整的PSS），以第1個數據點為起點，依次取出長度為2 048的數據，用r(n)表示，并將r(n)分成兩個部分。對這兩部分數據做滑動相關運算，運算結果的最大值所在位置就是PSS的大致位置，如式(1)所示^[2]：

其中，N表示相關窗長度，即半個OFDM符號長度，當降采樣率設成1/16時，N取64。獲得的PSS大致位置為：

    對該粗定時同步方案進行Matlab仿真，設置的仿真條件為：高斯白噪聲信道，信噪比為-10 dB，普通CP，定時偏移設為0，頻偏設為2 000 Hz，發送信號中PSS采用的為1。仿真圖如圖1所示。

    從上圖可看出，最大值的橫坐標是2 333，通過換算得到在接收數據中的位置是35 280。PSS的實際位置為35 265，仿真結果與它差了15個點。由于進行了降采樣處理，采樣率為1/16，15個點的誤差可以接受。

    該方案在找到PSS的大致位置后，最大值所在的組所對應的即為接收PSS的根指數，通過u與的一一對應關系^[2]，可以得到的值。

1.2 精定時同步

    為滿足同步精度要求，需要在粗定時同步的基礎上進行精定時同步來縮小查找范圍。本文采用基于接收PSS與本地PSS相關的算法^[3]進行精定時同步。首先，由粗定時同步得到的在本地生成頻域PSS，再通過快速傅里葉反變換運算(Inverse Fast Fourier Transform，IFFT)變換到時域上。然后在d的左右各64個點范圍內，即[d×16-64，d×16+63]，直接與降采樣前的時域接收數據進行滑動相關，最大值所在的位置即精定時同步的位置。相關函數由下式所示^[3]：

    對精定時同步進行Matlab仿真，設置的仿真條件為：高斯白噪聲信道，信噪比為-10 dB，普通CP，定時偏移設為0，頻偏設為2 000 Hz，發送信號中PSS采用的為1。仿真圖如圖2所示。

    從上圖可看出，最大值的橫坐標是63，與實際的位置相符。

1.3 幀同步和小區組ID號檢測

    通過定時同步可以找到PSS的精確位置，但是不能判斷當前接收數據屬于前半幀還是后半幀（子幀0或者子幀5）^[5]。因此需要通過檢測輔同步信號（Second Synchronization Signal，SSS）來完成幀同步，并獲得。為了降低復雜度、減少計算量，決定采用解擾的辦法獲取SSS生成式^[1]中的參數m₀和m₁，根據m₀和m₁與的一一對應關系，得到小區ID組號。

    常用的解擾檢測算法有相干檢測算法與非相干檢測算法，本文采用相干檢測算法^[4]。此算法的原理如下：

    將時域接收PSS通過FFT變換成頻域PSS，用R_pss(k)表示，并生成本地頻域PSS，用T_pss(k)表示。當信道的相干時間大于4個OFDM符號長度時，能夠算出信道沖激響應的估計值：

其中，i=0，1，…，30，M表示分段相關時的分段數，N_M表示每段中的數據長度，這里假設M=4。

2 ASIC設計與實現

2.1 結構說明

    本文所設計的幀定時同步模塊的硬件結構如圖3所示，由4個部分組成：接口模塊、存儲器模塊、控制模塊和運算模塊。

    圖3中，regif模塊采用通用的ZSP總線接口，對模塊相關功能所需參數進行設置，并能查詢該模塊的運行狀態；mem模塊實現ZSP總線和運算模塊對存儲器資源的讀寫，包含輸入與輸出存儲器。

2.2 運算(core)模塊

    本模塊主要分為FFT模塊、產生本地PSS或SSS序列模塊、最大值查找模塊、PSS沖激響應計算模塊和m₀/m₁估計模塊。

2.2.1 FFT模塊

    本模塊支持的運算點數分為128點、256點、512點、1 024點和2 048點。FFT運算完成后，找出最大值以及歸一化因子并輸出。同時采用八路并行的方式來設計。八路并行結構就是在并行迭代結構的基礎上，把并行迭代結構中每一級的全并行改成八路并行，減少了并行單元的數量，從而降低芯片的面積^[6]。

2.2.2 產生本地PSS或SSS序列模塊

    本模塊能夠根據不同的需要產生本地頻域或時域同步序列。首先根據配置的小區ID組號和小區組內ID號，和PSS序列或者SSS序列生成公式，產生62點頻域的PSS或SSS序列。

2.2.3 最大值查找模塊

    本模塊能夠查找到輸入數據中的主峰值以及兩個次主峰值，并能夠查找到每個主峰值周圍的3個輔助峰值。每個主峰值至少間隔128個點。以輸入數據長度為2 048點為例，首先找出第1個點到第2 048個點的最大值和所在的位置并記錄。然后，取當前峰值左右共128個（可配）長度位置之后開始讀取，左右各讀取18個（可配）數據進行對比，找出3個最大值作為輔峰值，記錄這3個輔峰值的大小及位置。接下來，將該主峰值以及左右各128點數據清零，開始查找第二個主峰值，后續以此類推。

2.2.4 PSS沖擊響應計算模塊

    本模塊輸入數據長度固定為128點，為接收到的時域PSS序列，每點數據虛實各占16 b。輸入數據首先進行FFT運算，得到頻域的128點PSS序列，并提取出其中的62點PSS序列。根據配置的小區組內ID號和PSS序列生成公式，產生62點本地的頻域PSS序列。將接收的PSS序列與本地PSS序列進行相關運算，得到PSS序列的沖激響應。此沖激響應信號為62點32 b數據，實部16 b，虛部16 b。

2.2.5 m₀估計模塊

    本功能模塊輸入數據長度固定為128點，為接收到的時域SSS序列，每點數據大小為32 b，虛實各占16 b。輸入數據進行FFT運算后，得到頻域的128點從END狀態跳轉到IDLE狀態。提取出其中的62點SSS序列，得到偶數位置上的數據R_sss(2k)。然后，根據配置的小區組內ID號M=m₀-m₁，生成解擾序列c₀(k)，對進行解擾。

2.2.6 m1估計模塊

2.3 控制模塊

    本文所設計的控制模塊使用有限狀態機(Finite Status Machine，FSM)來進行實現?？刂颇K的FSM跳轉如圖4所示。

    (1)IDLE狀態：模塊未啟動時均處于該狀態，當模塊的啟動信號start有效時，從IDLE狀態跳轉到PARA狀態。

    (2)PARA狀態：進入此狀態后，并且para_en有效時，模塊會從參數寄存器讀取對應功能的參數配置值。當參數讀取完成后，拉高para_finish信號，指示參數讀取已經完成，從PARA狀態跳轉到PROC狀態。

    (3)PROC狀態：進入此狀態后，并且 meas_en有效時，進行模塊具體功能的運算。當運算完成后，拉高proc_finish信號，指示運算已經完成，從PROC狀態跳轉到END狀態。

    (4)END狀態：進入此狀態后，表明外部配置的功能任務已經完成，拉高cell_finish信號，從END狀態跳轉到IDLE狀態。

3 實驗部分

3.1 仿真驗證

3.1.1 m0值估計功能仿真結果

    從圖5可以看出，本次仿真沒有使能中斷，因此只能不斷讀取中斷標志寄存器的值，直到中斷標志寄存器置位，才能判斷該模塊運行已經結束，然后再從存儲器中讀取輸出數據，并比較輸出數據的正確性。對比結果表明，該功能能夠達到預期的目標。

3.1.2 m1值估計功能仿真結果

    從圖6可以看出，在運行m1值估計功能之前，首先運行了存儲器清零功能。在模塊完成了存儲器清零功能之后，將需要進行m1值估計的輸入數據存入存儲器中，然后對參數寄存器和控制寄存器進行配置，并啟動模塊工作。模塊運行結束后，正常產生中斷信號。仿真結束后的數據對比表明，該功能能夠達到預期的目標。

3.2 邏輯綜合

    本文采用了Design Compiler綜合工具對所設計模塊進行邏輯綜合，它能夠將RTL代碼轉換成門級網表，并且產生相應的延時文件。

    從圖7和圖8能得出：本設計綜合后的邏輯面積是1 302 392.271 666 μm²，總功率是51.291 1 mW。

4 結論

    實驗表明，本文設計的實現方案能夠快速準確實現定時同步、幀同步和小區ID號檢測等功能，經過驗證、綜合后，本設計可作為一個成熟的IP核，并可移植到含有幀定時同步功能的ASIC芯片中。

參考文獻

[1] ZHANG Z，LIU J，LONG K.Low-complexity cell search with fast PSS identification in LTE[J].Vehicular Technology，IEEE Transactions on，2012，61(4)：1719-1729.

[2] 張德民，朱翔，李小文.LTE系統中小區搜索定時同步的FPGA設計[J].電子技術應用，2013，39(9).

[3] SHENG Y，LUO X.Algorithm study on cell search in LTE[J].Communications Technology，2009(3)：035.

[4] PARK H G，KIM I K，KIM Y S.Efficient coherent neigh-bour cell search for synchronous 3GPP LTE system[J].Electronics Letters，2008，44(21)：1267-1268.

[5] 3GPP TS 36.211 v11.0.0.Evolved universal terrestrial radio access(E-UTRA)；physical channels and modulation (Release 11)[S].2013：108-111.

[6] 李杰.低功耗可擴展FFT專用集成電路的設計[D].長沙：湖南大學，2011：20-53.