文獻標識碼: A
文章編號： 0258-7998(2014)03-0086-04
腦電信號EEG(Electroencephalogram)是大腦神經元細胞體生理活動所產生的電位綜合，具有豐富的大腦活動信息[1]，廣泛應用于腦部疾病的醫療診斷、功能康復、疲勞駕駛腦電活動監測、腦-機接口(BCI)及其他腦科學方面的研究。對于腦電信號的研究必然離不開腦電信號的采集獲取，而腦電信號的獲取都是通過腦電采集系統來完成的。傳統腦電采集系統雖然在采集精度上能夠很好地滿足醫療和研究的要求，但是其體積較大、操作不便、功耗高等缺點限制了其研究和應用的范圍。因此設計出一款體積小、功耗低、便于操作的腦電信號采集系統具有重要的實際意義和應用價值[2]。
由于腦電信號非常微弱，加之人體阻抗的特殊性、外界和內部干擾等原因，傳統腦電采集系統通過復雜的放大濾波電路設計，以滿足腦電信號采集的要求[3]，但是這樣會導致電路板體積過大、功耗高，不利于設計采集系統的便攜化。為了實現腦電采集系統的小型化，人們常采用針對特殊應用和特殊設計來簡化腦電信號調理電路，如參考文獻[4]為實現6通道腦電信號的便攜式采集，將調理電路分成主動電極端和后端兩部分，通過這樣特殊的設計使得整個系統的體積大為減小，但體積仍然偏大使用不便。參考文獻[5]針對駕駛疲勞檢測研制了6通道的腦電信號采集系統，采集前端基于多層電路板模塊，該設計雖然大大地縮小了采集前端的體積，但對便攜式應用體積仍然偏大。通過抑制腦電信號源中共模干擾成分可以降低對濾波和陷波電路的要求，而右腿驅動電路是常用的有效手段[6]，在提高系統對共模干擾抑制能力的同時可以減小系統的體積[3,7-8]。參考文獻[9]將采集前端中各種元器件包括放大器、濾波器、控制器等都集成到一個片上系統(SoC)上，以達到減小系統體積和功耗的目的，這種方案對開發工具和技術水平要求都非常高，成本高難度大。參考文獻[7]利用TI公司的ADS1298芯片的高精度作為保證，通過在數字側實現濾波和陷波來簡化采集前端模擬部分的設計，由于該芯片是針對心電信號采集設計的，其漂移和模數轉換速率等性能仍然有一定的局限性，當用于腦電信號采集時該芯片內的一些性能無法得到充分利用。
近年來TI公司繼ADS1298之后又推出了專門用于腦電信號采集的模數轉換芯片ADS1299,本文以高精度、便攜式、低功耗的腦電采集系統研制為背景，嘗試采用該款芯片作為核心器件設計出可穿戴式腦電信號采集系統前端。
1 可穿戴式腦電采集系統總體結構
本文研制的腦電信號采集系統由干電極、采集前端、GS1011控制模塊(集成有 WiFi和ARM)、電源模塊和上位機接收控制組成,系統組成如圖1所示。
該系統是一個網絡化的嵌入式系統平臺，GS1011通過其WiFi模塊與上位機通信，根據上位機指令控制ADS1299進行腦電信號的模數轉換，并將轉換后的腦電信號數據通過設置的無線WiFi發送到指定的IP地址上位機上。該系統改善了傳統腦電采集系統在時間和空間上的局限性，滿足了腦電采集所需要的便攜式、可移動、低功耗以及實時性等特點。
該系統中模擬前端部分是保障系統整體性能的關鍵，其中采用TI公司的ADS1299為核心器件，主要是考慮到該芯片是專門為腦電信號采集而設計的，其具有如下突出的特性：
(1)具有8個低噪聲可編程放大器(PGA，放大倍數1～24倍可調)與8個同步采樣模/數轉換器(ADC)，模/數轉換速率介于250 S/s~16 kS/s之間，不超過8 kS/s時其精度為24 bit；
(2)每個通道的功耗僅有5 mW，共模抑制比(CMRR)高達-110 dB，直流輸入阻抗高達1 000 MΩ；
(3)內置偏置驅動放大器和持續斷電檢測(LEAD-OFFDetection)功能。
這些特性保證了加入很少的元器件即可搭建腦電信號模擬采集前端。
2 ADS1299內部結構
ADS1299芯片的內部結構框圖如圖2所示。ADS1299輸入端使用的是差分方式輸入，并且每個輸入端都集成有EMI濾波器，能有效地抑制外部射頻干擾；具有靈活的路由交換器(MUX),可以將任何輸入連接到放大器(PGA)的輸入端；集成有持續斷電檢測(Lead Off)電路，可以隨時監測電極是否斷開；內部集成了8路并行的PGA和ADC，可以提供很高的采集轉換精度；內部還集成有偏置驅動放大器，可以有效抑制共模干擾噪聲；采用SPI串行通信方式設置內部控制用寄存器并輸出數字信號，當芯片完成一次采集時，芯片會拉低引腳來通知外部GS1011可以通過SPI讀取數據。
3采集前端總體設計
針對腦電信號十分微弱(0.5 ?滋V～100 ?滋V)的特點,傳統采集前端通常由模擬抗混濾波器、多級放大電路和陷波電路等來提高信號的信噪比，這也是導致其體積大不利于實現便攜式設計的主要原因。由于TI公司的ADS1299在采樣頻率不超過8 kHz時模/數轉換精度達到24位,再結合其集成的具有高共模抑制比的差分輸入可編程增益放大器(PGA)，因此本文在前端設計的模擬側只保留了抗混濾波電路。而基線漂移、陷波等處理根據應用需要在數字側實現，而且基于過采樣技術采用二階無源RC濾波電路實現抗混濾波，大大簡化前端電路設計，其設計結構框圖如圖3所示。
ADS1299為差分輸入，其共模抑制比(CMRR)高達110 dB，且其直流輸入阻抗高達1 000 MΩ，再配合閉環偏置驅動電路設計，能夠很好地保證系統的抗干擾要求；ADS1299內部含有8個低噪聲的可編程增益放大器(PGA)和8個同步采樣模/數轉換器(ADC)，A/D轉換精度高達24 bit，當VREF=4.5 V時其信號電壓的分辨率為：
![JGGJ5YJ)1L4D4[I$VYRJ3]5.png](http://files.chinaaet.com/images/2017/01/16/6362017343348153852297050.png "JGGJ5YJ)1L4D4[I$VYRJ3]5.png")
如果再將PGA可編程增益控制考慮進去則其信號電壓分辨率可以達到0.053 6 
V。
4 預處理電路設計
由于腦電信號頻率只有0.5～100 Hz，實驗分析的有效范圍一般在0.5～30 Hz，在模數轉換前必須經過低通抗混濾波的預處理，為此本文針對每個通道設計了預處理電路，如圖4所示。
該電路由二階無源RC低通濾波和限幅電路組成，其中二階無源RC低通濾波電路的頻率響應函數如式(2)所示：
從該幅頻特性曲線可以看出,當選取8 kHz的采樣頻率時，可知頻率在4 kHz處衰減達到67 dB。因此該二階無源RC低通濾波器具有較好抗頻率混疊效果，通過過采樣技術可以使該濾波器滿足性能要求。
限幅電路則是由兩個二極管組成，其單向導通特性可以將電壓幅值鉗制在±700 mV以內。
5 基準電壓電路
對于ADC的基準電壓選擇,既可以選擇內部基準電壓，也可以選擇外部基準電壓。為了減小電路規模， 選擇ADS1299內部基準電壓VREF=4.5 V。圖6是ADS1299內部基準電壓的簡化框圖。
圖中基準電壓是將VREFN與AVSS連接起來并加上限頻電容由AVSS產生的，限頻電容的作用是使基準電壓的輸入噪聲不會對系統產生干擾，使得頻率帶寬至少限制在10 Hz以內。
6 偏置驅動電路
通過右腿驅動電路設計可以進一步抑制腦電信號的共模噪聲。利用ADS1299內置的偏置驅動放大器加上很少的元器件就可以設計出偏置驅動電路，該電路功能與右腿驅動電路一樣，電路如圖7所示。
該電路是由ADS1299內置偏置驅動放大器以及外圍的RF、CF、R組成。RF為反饋電阻，電阻Res為限流電阻，通過選取合適的保護電阻阻值，可以將位移電流限制在安全的范圍內(IEC規定流經人體的最大單級故障電流不得超過50 
A)，防止器件對人體造成電擊的危險。反饋電容CF的作用是進行相位補償，用來防止自激。電極A、B、C分別是采集電極、參考電極、偏置驅動輸出電極。選擇BIAS AMP運放的正參考端BIASREF為(AVDD+AVSS)/2即系統地AGND，能夠形成一個閉環回路結構。該閉環回路電路實際上就是一個對消驅動電路，共模信號Vc通過該反饋電路可以在人體上產生一個極性相反的共模信號Vcf，將共模干擾噪聲限制在一個很窄的范圍內，該范圍大小取決于該環路的增益A：
![M3D2`[)E$0]4M8JS2RM(84G.png](http://files.chinaaet.com/images/2017/01/16/6362017352100053858295460.png "M3D2`[)E$0]4M8JS2RM(84G.png")
通過選取合適的RF、RCM、CF值，可以使得Vcf=-VC，這樣絕大部分共模干擾信號可以被抵消掉，從而在輸入端實現對共模噪聲信號的抑制，大大提高了整個電路的信噪比。
EEG信號采集是一種強噪聲背景下的微弱信號的采集，這對于EEG信號的采集前端電路設計提出了很高的技術要求。本文提出一種使用高性能生理信號采集芯片ADS1299為核心的可穿戴式腦電采集系統前端。根據實驗測試，該采集前端采集精度、采集速度、電氣安全和抗干擾能力都能夠滿足要求。利用ADS1299內部集成的各種特有EEG功能可以大幅簡化采集前端設計的電路規模。為設計出新一代的便攜式、低功耗、高性能的實時穿戴式腦電采集系統提供了有力的技術支持。
參考文獻
[1] 韓豐談, 朱險峰.醫學影像設備安裝與維修學[M].北京:人民衛生出版社, 2008:162-172.
[2] 張雪燕,馮姚震,馬敏飛,等.腦電信號的分析和監測[J].電子技術應用,2011,37(1):128-131.
[3] 江洪.基于DSP的腦電信號采集系統的設計[D]. 合肥:安徽大學,2006.
[4] 蔡百原.以數位信號處理單晶片實現可攜式即時睡意辨識系統[D].中國臺灣:臺灣中原大學,2007.
[5] LIN C T, et al. Development of wireless brain computer interface with embedded multitask scheduling and its appli-cation on real-time driver’s drowsiness detection and warning[J]. IEEE Transactions on Biomedical Engineering,2008,55(3):1582-1591.
[6] WINTER B B, WEBSTER J G. Driven-right-leg circuitdesign[J]. IEEE Transactions on Biomedical Engineering,1983,30(1):62-66.
[7] 謝宏,顏林,姚楠,等.基于ADS1298的新型腦電信號采集前端設計[J].電子技術應用,2013,39(4):75-78.
[8] 孫宇舸,葉檸,于艷波.基于右腿驅動技術的腦電信號放大器的設計[J].東北大學報(自然科學版), 2010,31(6):777-781.
[9] HELLEPUTTE N V, TOMASIK J M, et al. Aflexible sys-tem-on-chip(SoC) for biomedical signalacquisition and pro-cessing[J]. Sensors and Actuators a-Physical, 2008,142(1):361-368.