0 引言

    FIR濾波器在實際應用中因其線性相位、絕對穩定、不會產生自激振蕩等特性，在通信和信號處理領域應用廣泛。但對于同樣的設計要求，FIR濾波器通常比IIR濾波器需要更高的階數，因此近些年人們一直在研究FIR濾波器的低復雜度低成本實現方法。FIR濾波器在數字系統中實現時，實質上是要完成加法、乘法和數據傳輸等運算，子項空間技術利用FIR濾波器系數之間的子項共享可以有效減少實現時加法器的個數^[1]；外推補償技術利用FIR濾波器沖激響應的準周期特性可以有效降低多常系數乘法的復雜度，較子項空間技術更有優勢，但引入了多余的延時鏈^[2-5]。本文提出3種改變延時鏈位置從而減小延時鏈位寬的改進結構，其中改變輸入端延時鏈位置的改進結構能夠進一步降低實現成本，具有更好的實用性。

1 沖激響應外推技術

    圖1表示一個2N階零相位FIR濾波器的典型沖激響應，其系數的變化規律通常具有準周期（quasi-periodic）特性，中間主瓣（center lobe）的能量最大，旁瓣（side lobes）的能量向兩邊逐漸減小（lobe0～lobe2）。若每一個旁瓣包含系數的數量相同，則任何一個旁瓣都可以近似表示其他旁瓣。為了方便，不妨選擇能量最小的旁瓣lobe2作為原型瓣（prototype lobe），則沖激響應外推技術的基本思想就是利用濾波器系數的準周期特性，通過原型瓣的尺度變換近似表示其他旁瓣，從而達到降低FIR濾波器常系數乘法復雜度的目的^[2]。

    一個2N階零相位的FIR濾波器傳輸函數可以表示為：

這里α_l表示由原型瓣近似表示各旁瓣時的尺度因子，且α_L-1=1。

    從式(3)可以看出，沖激響應外推濾波器的常系數乘法運算只需要考慮原型瓣的系數h(M+(L-1)d+1)～h(M+Ld)、沒有參與外推的系數h(0)～h(M)、h(M+Ld+1)～h(N)以及尺度因子α₀～α_L-1，且原型瓣的系數取值較小，因此有效降低了實現復雜度。

2 沖激響應外推補償技術

    沖激響應外推技術雖然可以降低常系數乘法的復雜度，但這種系數取值上的近似是以犧牲濾波器系數的自由度為代價的，因此，為了獲得同樣的性能要求，必然要增加濾波器的階數，總的硬件消耗要在兩個方面權衡^[2]。一種不增加濾波器階數的方法就是將外推近似產生的誤差再補償回去，這種方法稱為帶殘余補償(residual compensation)的沖激響應外推技術，簡稱外推補償技術^[3-4]。

    若尺度變換得到的近似系數用h_a(n)，M+1≤n≤M+(L-1)d表示，相應的誤差用h_r(n)=h(n)-h_a(n)，M+1≤n≤M+(L-1)d表示，則沖激響應外推補償濾波器傳輸函數可寫為：

    假設一個2N=16階的零相位FIR濾波器，L=2，d=3，系數h(4)～h(6)選為原型瓣，旁瓣系數h(1)～h(3)通過原型瓣外推得到，尺度因子為α₀，h_r(1)～h_r(3)為外推近似過程中產生的誤差，作為殘余量補償回去，實現結構如圖2所示。

    對于16階的零相位FIR濾波器，直接實現時與輸入相乘的常系數為h(0)～h(8)，圖2中外推補償結構實現時系數數量并沒有減少，依然為9個：h(0)，h_r(1)，h_r(2)，h_r(3)，h(4)，h(5)，h(6)，h(7)，h(8)，但系數取值范圍大大降低，所需加法器的個數和位數在優化設計時都會相應減少[4]，從而有效降低了實現復雜度，但增加了兩個長度為d的延時鏈，總的延時單元較直接實現增加2(d-1)個。延時鏈的增加是外推補償結構的固有特性，總的硬件消耗要在常系數乘法復雜度的降低和延時鏈的增加兩方面進行權衡，該結構較適合瓣長度d較短的高階FIR濾波器^[5]。

3 外推補償技術改進結構

    影響延時鏈硬件消耗的因素主要有兩個：延時鏈的長度和延時鏈的位寬。長度等于d取決于濾波器沖激響應的準周期特性，一般無法改變，因此我們提出3種改變延時鏈位置進而減小延時鏈位寬的改進結構。

3.1 改進結構1：改變輸入端延時鏈的位置

    如圖3所示，該結構雖然延時鏈的個數沒有改變，但延時鏈的位寬發生了變化，原結構的位寬取決于輸入信號x(n)和系數的位寬，而圖3中輸入端延時鏈的位寬只取決于輸入信號x(n)，因此有利于減小整體的硬件消耗，且延時鏈越長，節省的位寬資源越多，代價是增加了圖中“Extra Part”部分?！癊xtra Part”部分與延時鏈長度d無關，而是取決于不參加外推的尾系數(這里是h(7)，h(8))，且不能與其他常系數乘法進行子項共享。

3.2 改進結構2：改變輸出端延時鏈的位置

    如圖4所示，該結構降低了輸出端延時鏈的位寬，但增加的“Extra Parts”部分不但與不參加外推的尾系數(h(7)，h(8))有關，還與原型瓣的系數(h(4)，h(5)，h(6))有關，也不能與其他系數的乘法進行子項共享，因此在降低延時鏈位寬資源的前提下較改進結構1增加了更多的硬件消耗。

3.3 改進結構3：改變輸入輸出端延時鏈的位置

    如圖5所示，該結構最大限度地降低了延時鏈的位寬?！癊xtra Parts”部分也是圖3和圖4中兩種結構的總和，剩余部分將不存在不參加外推的尾系數(h(7)，h(8))與輸入信號x(n)的乘積項。

    改進結構2和改進結構3由于增加的“Extra Parts”部分與原型瓣有關，而原型瓣的長度與延時鏈的長度相等，因此位寬資源減少得越多，增加的“Extra Parts”也越多，不利于減少整體的硬件成本；另一方面，加法器深度也是硬件實現中必須考慮的問題，尤其在高速系統設計中與面積密切相關，而與原型瓣相關的“Extra Parts”部分加法器深度較大，不利于FIR濾波器的高速實現，因此改進結構2和改進結構3經過實例仿真，實用性不高。改進結構1沒有增大加法器深度，且“Extra Part”與瓣的長度d無關，因此在瓣長度d較長且尾端不參與外推的系數較少時，具有較好的實用性。

4 綜合實例

    本節將基于改進結構1對濾波器實例進行綜合。文獻[3]中的121階FIR濾波器L1由于尾端不參與外推的系數較多(h(46)～h(60))，導致對應的改進結構1中“Extra Part”增加的硬件消耗較大，經過仿真綜合，總體的硬件消耗反而增加，更適合傳統的外推補償結構^[5]。而文獻[3]中的63階FIR濾波器L2的外推補償系數如表1所示^[3]，h(13)～h(25)選為原型瓣，h(0)～h(12)由其外推得到，d=13，延時鏈較長，有利于節省更多的位寬資源，且尾端不參與外推的系數較少(h(26)～h(31))，系數又小，“Extra Part”增加的硬件消耗不多，因此更適合改進結構1。

    常系數乘法仍然采用子項共享技術，并采用Verilog HDL硬件描述語言進行濾波器的RTL級描，然后在ASIC上進行綜合比較。本文選擇55 nm的CMOS工藝，而ASIC硬件資源的消耗可以通過設置某個約束速率后綜合的面積來衡量^[6]，相應的綜合結果如表2所示。

    從表2可以看出，改進結構1較傳統的外推補償結構，其ASIC綜合結果具有更小的面積消耗，進一步節省了實現成本。

5 結論

    帶殘余補償的沖激響應外推技術在降低FIR 濾波器常系數乘法復雜度上有優勢，但引入了多余的延時鏈，總體成本需要在兩者之間權衡。改進結構的基本思想是減小延時鏈的位寬，其中只改變輸入端延時鏈位置的改進結構在瓣長度較長且不參與外推的尾系數較少時可以進一步降低傳統外推結構的硬件消耗，具有實際的應用意義。

參考文獻

[1] 徐紅，葉豐，黃朝耿.基于子項空間技術的低復雜度FIR濾波器實現[J].電子技術應用，2014，40(6)：33-35.

[2] LIM Y C，LIU B.Extrapolated impulse response FIR filters.IEEE Trans.Circuits Syst.，1990，37(12)：1548-1551.

[3] YU Y J，SHI D，LIM Y C.Design of extrapolated impulse response FIR filters with residual compensation in subex-pression space，IEEE Trans.Circuits Syst.I，Reg.Papers，2009，56(12)：2621-2633.

[4] YU Y J，LIM Y C.Design of linear phase FIR filters in subexpression space using mixed integer linear programming.IEEE Trans.Circuits Syst.I，Reg.Papers，2007，54(10)：2330-2338.

[5] 葉豐，徐紅，黃朝耿.帶殘余補償的外推沖激響應低成本FIR濾波器實現[J].電子技術應用，2015，41(6)：42-44.

[6] 虞希清.專用集成電路設計實用教程(第二版).浙江大學出版社，2013年7月.

作者信息:

徐  紅1，葉  豐2，黃朝耿3

（1.浙江工業大學 信息工程學院，浙江 杭州310023；2.杭州國芯科技股份有限公司，浙江 杭州310012；

3.浙江財經大學 信息學院，浙江 杭州310018）