在嵌入式開發設計中,對客戶來說用什么技術、芯片不是主要的。主要的是能否滿足要求。高性價比、開發門檻底、易于使用才是硬道理。Cortex-M3是一個32位處理器內核。從理論上來說性價比高。

    三級流水線+分支預測

　　ARM Cortex-M3與ARM7內核一樣，采用適合于微控制器應用的三級流水線，但增加了分支預測功能?，F代處理器大多采用指令預取和流水線技術，以提高處理器的指令執行速度。流水線處理器在正常執行指令時，如果碰到分支（跳轉）指令，由于指令執行的順序可能會發生變化，指令預取隊列和流水線中的部分指令就可能作廢，而需要從新的地址重新取指、執行，這樣就會使流水線“斷流”，處理器性能因此而受到影響。特別是現代C語言程序，經編譯器優化生成的目標代碼中，分支指令所占的比例可達10-20%，對流水線處理器的影響會的更大。為此，現代高性能流水線處理器中一般都加入了分支預測部件，就是在處理器從存儲器預取指令時，當遇到分支（跳轉）指令時，能自動預測跳轉是否會發生，再從預測的方向進行取指，從而提供給流水線連續的指令流，流水線就可以不斷地執行有效指令，保證了其性能的發揮。

　　ARM Cortex-M3內核的預取部件具有分支預測功能，可以預取分支目標地址的指令，使分支延遲減少到一個時鐘周期。

　　哈佛結構

　　ARMCortex-M3采用哈佛結構，并選擇了適合于微控制器應用的三級流水線，但增加了分支預測功能。

　　從內核訪問指令和數據的不同空間與總線結構，可以把處理器分為哈佛結構和普林斯頓結構（或馮.諾伊曼結構）。馮.諾伊曼結構的機器指令、數據和I/O共用一條總線，這樣內核在取指時就不能進行數據讀寫，反之亦然。這在傳統的非流水線處理器（如MCS51）上是沒有什么問題的，它們取指、執行分時進行，不會發生沖突。但在現代流水線處理器上，由于取指、譯碼和執行是同時進行的（不是同一條指令），一條總線就會發生總線沖突，必須插入延遲等待，從而影響了系統性能。ARM7TDMI內核就是這種結構的。

　　而哈佛結構的處理器采用獨立的指令總線和數據總線，可以同時進行取指和數據讀寫操作，從而提高了處理器的運行性能。ARM Cortex-M3、ARM966E、ARM926EJ、ARM1136JF等內核都采用了哈佛結構。

　　內置嵌套向量中斷控制器（NVIC）

　　針對業界對ARM處理器中斷響應的問題，Cortex-M3首次在內核上集成了嵌套向量中斷控制器（NVIC）。Cortex-M3的中斷延遲只有12個時鐘周期(ARM7需要24-42個周期)；Cortex-M3還使用尾鏈技術，使得背靠背（back-to-back）中斷的響應只需要6個時鐘周期(ARM7需要大于30個周期)。以STM32運行在75MHz為例，中斷延遲只有80ns-160ns。另外，Cortex-M3采用了基于棧的異常模式，使得芯片初始化的封裝更為簡單。

　　ARM7TDMI內核不帶中斷控制器，具體MCU的中斷控制器是各芯片廠商自己加入的，這使得各廠商的ARM7 MCU中斷控制部分都不一樣，給用戶使用及程序移植帶來了很大麻煩。Cortex-M3內核集成NVIC，各廠商生產的基于Cortex-M3內核的MCU都具有統一的中斷控制器，對用戶使用各種Cortex-M3 MCU，特別是中斷編程帶來了很大的便利。

　　支持位綁定操作

　　以前的ARM內核不支持位操作，當需要對一個變量或端口的某一位操作時，先要用邏輯與/或指令屏蔽其他的位，使位操作需要較多的指令和時鐘周期。ARM Cortex-M3采用了一種特殊的方法——位綁定：把一個地址單元的32位變量中的每一位，通過一個簡單的地址轉換算法，映射到另一個地址空間，每一位占用一個地址，對此地址空間的操作，只有數據的最低一位是有效的，其余高31位的值被忽略。相當于把一個“橫”的32位字給“豎”起來。這樣對新的映射空間操作時，就可以不用屏蔽操作，優化了RAM和I/O寄存器的讀寫，提高了位操作的速度。

　　這種方法粗看起來好像損失了很多地址空間，其實對于32位的ARM處理器而言，總共可以尋址4GB的空間，而對于一個MCU來說，一般只用到幾百KB的空間。所以這種處理方法絲毫不會影響一個MCU的正常使用，又大大簡化了處理器的設計，可以說是一種良策。

　　支持串行調試（SWD）

　　ARM處理器一般都使用JTAG調試接口，使得仿真、調試工具統一而廉價，方便了用戶開發。但JTAG調試接口至少要占用芯片的5-6個引腳，這對于一些引腳較少的MCU來說，有時會對仿真調試和I/O使用帶來麻煩。

　　ARM Cortex-M3在保持原來JTAG調試接口的基礎上，還支持串行調試（SWD）。使用SWD時，只占用2個引腳，就可以進行所有的仿真和調試，節省了調試用引腳，用戶就可以使用更多的引腳。

　　另外，Cortex-M3支持8個硬件斷點（ARM7、ARM9只支持2個硬件斷點），可以減少斷點調試時對代碼的影響，保證仿真、調試的時序準確性。

　　內核支持低功耗模式

　　ARM內核已經是一個高性能、低功耗的內核，但ARM7、ARM9等內核本身只有運行/停止模式，沒有其他模式。各芯片廠商只能在內核基礎上，對各自加入的外設定義各種低功耗模式。Cortex-M3加入了類似于8位處理器的內核低功耗模式，支持3種功耗管理模式：通過一條指令立即睡眠；異常/中斷退出時睡眠；深度睡眠。使整個芯片的功耗控制更為有效。以STM32為例，其RAM和寄存器狀態保持的停機模式耗電僅為14uA，從此狀態的啟動時間僅為7us。

　　Cortex-M3的運行功耗（Active Mode）也很低。以STM32系列微控制器為例，其典型功耗約為500uA/MHz，也只是目前業界超低功耗單片機MSP430系列（約為250uA/MHz）的2倍。但MSP430是16位處理器，而STM32是32位處理器。

　　高效的Thumb2 16/32位混合指令集

　　ARM7、ARM9等內核使用不同的處理器狀態分別執行32位的ARM指令和16位的Thumb指令，使用狀態切換指令完成ARM狀態和Thumb狀態的切換。Cortex-M3使用更高效的Thumb2指令集，它是一種16/32位混合編碼指令，兼容Thumb指令。對于一個應用程序編譯生成的Thumb2代碼，以接近Thumb編碼的代碼尺寸，達到了接近ARM編碼的運行性能。Thumb2是一種緊湊、高效的新一代指令集。

　　Thumb2指令集是面向高級語言的指令集，適合于C語言編程，由編譯器生成目標代碼，不建議直接使用Thumb2匯編語言編程。

　　32位硬件除法和單周期乘法

　　以往的ARM處理器沒有除法指令，在某些除法密集型應用中性能不盡如意。Cortex-M3加入了32位除法指令，彌補了這一缺陷，使Cortex-M3可以和其他通用處理器一樣，完成各種數學運算操作。

　　Cortex-M3還改進了乘法運算部件，32結果的32位x32位乘法操作只要一個時鐘周期。這一性能使得使用Cortex-M3來進行乘、乘加運算時，已逼近DSP的性能，因此特別適合一些需要簡單DSP的應用領域，如電機控制、數字濾波、FFT變換等。

　　需要指出的是，32位的乘/除運算，對于一個8位機而言，已經是一段比較復雜的程序，而對于32位的Cortex-M3而言，只需一句指令。因此，即使二者工作主頻一樣，實際運行性能也不是一個數量級的。

　　支持存儲器非對齊訪問

　　基于Cortex-M3的MCU，為提高性能，其內部存儲器（Flash、RAM）都是32位編址的。這樣當常量、變量是字節或半字類型時，如果處理器只支持對齊訪問（以往的處理器都是如此），那么這些字節/半字類型的數據也必須被分配、占用一個32位的存儲單元，這樣就浪費了部分存儲空間。

　　Cortex-M3支持存儲器的非對齊訪問，它可以訪問存儲在一個32位單元中的字節/半字類型數據，這樣4個字節類型（或2個半字類型）數據可以被分配在一個32位的單元中，提高了存儲器的利用率。對于一般的應用程序而言，這種技術可以節省約25%的SRAM使用量，從而可以選擇SRAM較小、更廉價的MCU。

　　定義了統一的存儲器映射

　　ARM7、ARM9等內核沒有定義存儲器映射，各芯片廠商自己定義了存儲器映射，這使得各廠商的MCU存儲器映射都不完全一致，給用戶學習使用及程序移植帶來了麻煩。

　　Cortex-M3內核定義了統一的存儲器映射，各廠商生產的基于Cortex-M3內核的微控制器芯片都具有一致的存儲器映射，對用戶使用各種基于Cortex-M3的 MCU以及代碼在不同MCU上的移植帶來了很大的便利。

　　嵌入式開發設計服務商朗銳智科（www.lrist.com）認為基于Cortex-M3的微控制器相比于ARM7TDMI的微控制器，在相同的工作時鐘頻率下：平均性能要高約30%；代碼尺寸要比ARM編碼小約30%；價格一般也更低。以STM32系列Cortex-M3微控制為例，工作頻率可達75MHz，而價格比STR71x系列ARM7TDMI芯片要低約30%，具有極高的性價比。目前已有的芯片的功能太少。Cortex M系列在處理能力基本與ARM7同，主要是成本低，功耗小。