0 引言

    模擬集成電路在現代社會的經濟、國防等領域扮演著重要作用，而電壓帶隙基準源是現代模擬混合電路設計的關鍵模塊之一。隨著應用要求的提高，需要基準源有更高的精度，也就是在較寬的溫度范圍有更低的溫度系數。人們通過一階、二階、高階以及分段等方式進行補償，來提高基準源的精度^[1]。本文基于一階補償后的基準電壓輸出特性，設計一個高低溫分段補償電路，帶隙基準源在寬的溫度范圍具有較低的溫度系數。同時，該補償方式還可以用于其他類似輸出特性的電路中，用以提高基準精度。

1 分段補償的原理

    經過正負溫度系數一階補償過后基準源的溫度特性曲線大致為開口向上或者向下的拋物線，如圖1（a）所示。為了減少溫度系數，可以采用二階、三階、甚至高階曲率補償等方式來提高基準的精度，但是，采用高階方式，會增加電路的復雜性，從而增加電路的面積、功耗等。而采用分段補償方式，也就是在低溫或者高溫段加入補償，減少輸出電壓的最大值與最小值的差值，從而減小溫度系數，如圖1（b）所示。根據輸出電壓的溫度特性曲線，在引入分段補償的時候，要采用不同的方式。若輸出電壓的溫度特性曲線為開口向下，低溫段在輸出注入一個負溫度系數的電流，高溫段在輸出注入一個正溫度系數的電流。若輸出電壓的溫度特性曲線中開口向上，低溫段在輸出端抽出一個負溫度系數的電流，高溫段在輸出端抽出一個正溫度系數的電流^[2]。本文就是基于電流模結構的帶隙基準，根據輸出特性曲線，引入了一個分段補償電路，低溫段抽出了一個負溫度系數的電流，高溫段抽出了一個正溫度系數的電流，提高了基準輸出的精度。

2 電路的實現

    圖2是本文采用的具體電路。該電路由基準核、分段補償電路、PSRR提高電路組成。根據傳統的基準核電路輸出基準電壓的特性，增加如圖2中所示分段補償電路，提高基準電壓精度。同時，對電路以簡單的改進，提高基準的電源抑制比。

2.1 分段補償電路

    由放大器2、晶體管Q₂、電阻R₅產生一個負溫度系數的電流I_DSMP5，該電流鏡像到MP₄，通過電阻R₆產生一個負溫度系數的電壓，由于MOS管MN₁的閾值電壓也具有負溫度系數，因此，需合理選擇R₆的阻值，以及MOS管MP₄、MN₁的寬長比，以保證MOS管MN₁的V_GSN的負溫度系數大于MOS管MN₁的閾值電壓V_TN的負溫度系數，就可以通過MN₁產生一個負溫度系數的電流I₁，在基準的輸出端抽出。該電流是分段的，當T≤T_L的時候，也就是V_GSN≥V_TN時，MN₁管工作在飽和區；當T>T_L時，MN₁工作在亞閾值區，隨著溫度的繼續升高，MN₁產生的電流很小^[3]。該補償電流可以明顯提高輸出基準在低溫段的精度，但也會惡化基準在高溫段的精度。因此，為了在寬的溫度范圍內獲得較高精度的基準電壓，有必要在高溫段引入補償電路，由MP₆、MP₇、R₇組成。MP₇鏡像MP₅也產生一個負溫度系數的電流，在電阻R₇上產生一個負溫度系數的電壓，合理的選擇R₇的阻值以及MP₆、MP₇的寬長比。MP₇在T>T_H產生一個正溫度系數的電流I₂在基準輸出端抽出^[4]。它們的電流可由式(1)～式(6)求得：

2.2 放大器電路結構

    圖2中使用的兩個放大器都是采用圖3電路結構，該放大器采用自偏置，減少電路的功耗。在設計放大器時盡量減少失調，提高電壓基準的精度。

2.3 PSRR提高電路

    圖3中由MN₂、MP₈組成的電路即為電壓抑制比提高電路。把運放的輸出端與電流鏡的柵極隔開，電源電壓的噪聲直接饋送到基準的反饋環路中，調節電流鏡中柵極電壓跟隨源極電壓變化，從而使電流鏡中漏源電流保持不變。在沒有明顯增加電路復雜性同時，明顯提高了基準的電源抑制比。由于引入的反饋環路產生了180度的相移，所以基準核中運放的輸入端要反過來。

3 仿真結果

    本文中使用的是TSMC 65 nm的CMOS工藝，在1.5 V的電源電壓，對圖2所示的電路進行仿真，仿真結果如下。圖4、圖5是加入補償前后電壓基準輸出特性曲線，補償后電壓基準的溫度系數為：

    圖6為該電路結構的直流特性仿真曲線，對電源電壓在0~2 V進行掃描，可以看到在電源電壓為1.5 V時開始輸出穩定的基準電壓。

    圖7、圖8分別為引入的補償電路電流隨溫度變化的關系曲線。

    圖9為本文設計的電壓基準電路結構電源抑制比(PSRR)仿真波形圖，由圖可知低頻電源抑制比約為-83 dB。

    表1給出了本文設計的電路結構與參考文獻[3]、文獻[4]、文獻[5]電路結構的仿真結果對比。從表1可以看出，和文獻[3]、文獻[4]、文獻[5]相比，本文設計的電壓基準電路具有更寬的溫度范圍(-50～150 ℃)，并且得到基準電壓具有更低的溫漂（2.27 ppm/℃）。所使用的電源電壓與文獻[3]、文獻[5]相比更低，得到的基準電壓更高。同時，本文設計的電路經過改進，獲得了更高的電源抑制比為-83.6 dB。

4 結論

    本文在傳統的電流模電壓基準的電路結構上進行改進，引入了分段補償電路電路，在TSMC 65 nm COMS工藝進行仿真，得到具有較低溫漂的基準電壓。同時本設計獲得了更高的電源抑制比?；鶞孰妷旱臏囟认禂禐?.27 ppm/℃。電壓抑制比為-83.6 dB。

參考文獻

[1] GABRIEL A，RINCON M，PHILLIP E，et al.A 1.1-V current-mode and piecewise-linear curvature-corrected bandgap reference.IEEE J.Solid-State Circuits，1998，33(10)：1551-1554.

[2] KER M D，CHEN J S.New curvature-compensation technique for CMOS bandgap reference with sub-1-V operation,” IEEE Trans. Circuits Syst. II：Express Briefs，2006，53(8)：667-671.

[3] CHARALAMBOS M A，SAVVAS K，Julius Georgiou.A novel wide-temperature-range，3.9 ppm/℃ CMOS bandgap reference circuit.IEEE J. Solid-State Circuits，2012，47(2)：574-581.

[4] LI J H，BAO Z X，YAN Y M.A 1.2 V piecewise curvature corrected bandgap reference in 0.5 m CMOS process,” IEEE Trans. Very Large Scale Integr. (VLSI) Syst.，2011，19(6)：1118-1122.

[5] VITA G D，IANNACCONE G.A sub-1-V，10 ppm/℃，nanopower voltage reference generator,” IEEE J. Solid-State Circuits，2007，42(7)：1536-1542.

作者信息：

青旭東1，2，鐘 黎1，2，王永祿2，秦少宏1，2，陳振中1，2

1.重慶郵電大學 光電工程學院，重慶400065；2.模擬集成電路重點實驗室，重慶400060