芯片制造商會根據不同的用途在產品中充分利用兩種不同功能類別的存儲器。例如，主存儲器通常對于速度要求更高，因此會采用DRAM和SRAM。而閃存，特別是NAND，由于能夠以低成本提供大容量，則適用于長期存儲。為了提高這兩大類存儲器的速度、容量和功耗，DRAM繼續傳統的平面微縮，以容納盡可能多的字節。NAND設備的架構也從2D轉換到3D，進一步應對微縮的挑戰。
盡管存儲器取得了以上進展，但對于像云計算這類應用和最新的移動產品來說，仍需要一種全新的存儲器，能夠集 DRAM更快的速度、NAND 更高的位密度與低成本為一體。為滿足這些需求，泛林集團正在探索一些全新技術——例如針對系統級芯片 (SoC) 等嵌入式應用以及存儲級內存空間的技術。
圖 1. DRAM/SRAM 和閃存具有相反特性，給存儲級內存留下了待填補的空白
面向嵌入式存儲器應用的磁阻 RAM (MRAM) 和面向存儲級內存的相變 RAM (PCRAM)已得到廣泛應用。單個 MRAM 單元可置于硬盤驅動器的讀取磁頭上，而 PCRAM 則是 CD 和 DVD 的基礎技術。但這兩種應用都不需要使用高密度的單元作為獨立存儲器。
如果要將這些新器件制造成獨立存儲器，兼容現有的 CMOS 工藝技術是控制生產成本的關鍵因素。當它們被嵌入其他電路時，會用到在標準 CMOS 生產中不常見的材料。對于 MRAM來說，所需的材料包括用于電極的 Ru、Ta 和 TiN ，用于磁性層的CoFe、NiFe、CoFeB、PtMn、IrMn 和 Ru，以及用于電介質的Al2O3、MgO 和 NiO。同時，PCRAM 會使用硫屬化合物，主要是 Ge2Sb2Te (GST) 和 InSbTe。
這項工藝的其中一個挑戰在于，這些材料在刻蝕過程中可能會受損。在現有的應用中，由于存儲單元足夠大，所以此類損壞就顯得微不足道。然而，對于密集排列的小存儲單元，必須解決材料受損的問題。現在，通過使用從反應離子刻蝕 (RIE) 技術轉變而來的離子束刻蝕 (IBE)技術，以及實施原位封裝可以促使MRAM成為嵌入式存儲器，PCRAM成為存儲級存儲器。
RIE 過程中的化學損傷
傳統 CMOS 材料的刻蝕副產物為氣態，因此很容易從刻蝕反應腔中清除。然而， MRAM 材料往往會產生非揮發性副產物，最后可能沉積在整個晶圓上，導致短路并產生錐形堆疊。因此，如何開發刻蝕材料是將它們集成到存儲器應用中的關鍵挑戰之一。
圖 2. 非揮發性 MRAM 刻蝕副產物沉積在晶圓表面上，從而形成一個錐形 MRAM 單元堆疊。
另一項挑戰是在刻蝕工藝結束后的磁層保護。一些刻蝕應用會采用鹵素基化學物，當暴露于空氣中時，會腐蝕磁性材料。MgO 介電層也面臨著類似的挑戰，鹵素（氯和氟）再次成為罪魁禍首，損害電池性能。
傳統的RIE 工藝依賴于晶圓上的化學反應。另外，刻蝕腔室內的電極與晶圓之間的電場會加速離子反應。由于晶圓被用作電極，離子總是以正交（垂直）的方式撞擊晶圓表面。
當采用 IBE 技術時，刻蝕機制只是純粹的離子撞擊。僅僅是物理反應，而非化學反應，因此不會產生任何化學損傷。此外，電場由獨立的電極形成，從而能使晶圓保持中性。這意味著，晶圓可以相對于離子的方向傾斜和旋轉，確?？涛g工藝能夠去除堆疊的錐形部分。
刻蝕后的水合作用和氧化作用
除此之外，還有一個挑戰是在刻蝕后和保護這些材料進行封裝之前，MgO 的水合作用以及其他層的氧化作用會顯現。周圍環境中的氧氣和濕氣會在幾秒到幾小時之內迅速造成這種污染。這將導致編程/擦除窗口關閉 (Ron/Roff)，使得更難以可靠地讀取存儲單元。在從刻蝕腔室移動至封裝腔室的過程中，用于 PCRAM 的硫屬化物同樣會受到氧化作用的影響。對此，這里的解決方案就是控制周邊環境，并在刻蝕后管理與周邊環境的相互作用。
圖 3.封裝之前，氧氣和水可能會擴散到頂層，從而污染硫屬化合物材料。
面向下一代存儲器的刻蝕技術
MRAM 和 PCRAM 技術在制造存儲級內存方面處于領先地位，配合DRAM、SRAM和閃存同時使用，并很好地嵌入CMOS晶圓。微縮和封裝儲存單元可以使其適用于刻蝕技術所需的密集陣列。
整個行業包括泛林集團在內，都在積極開發用IBE 代替 RIE的技術和控制等待時間和環境暴露的技術，以此推動在嵌入式應用中使用經濟高效的高產量存儲器。