小芯片（chiplet）聯盟正在努力地尋求一種確保強化IP互用性的方法，以降低成本、縮短上市時間，但這似乎不是一件容易的事情。到目前為止，只有Marvell在商業上使用過這個概念，并且只針對它自己的芯片，基于它稱之為模塊化芯片（MoChi）體系結構。隨著時間的推進，芯片行業很大一部分可能會朝這個方向發展。但是，在小芯片完全商業化之前，仍然有一些問題需要解決。

　　政府機構、行業團體和個別公司正在以聯盟的方式聚焦各種小芯片模型的研發，意圖為使用標準化的接口和組件、更快更便宜地構建復雜芯片奠定基礎。

　　把像樂高這樣的不同模塊放在一起的想法在十年前就開始了。到目前為止，只有Marvell在商業上使用過這個概念，并且只針對它自己的芯片，基于它所謂的模塊化芯片（MoChi）體系結構。自那時起，DARPA已經啟動了三項獨立舉措：IEEE協同SEMI制定的器件和系統國際路線圖、包括Netronome、Achronix、Kandou Bus、格羅方徳、NXP、Sarcina Technology和SiFive等在內的公司聯盟，以及其他在歐洲勒蒂和弗勞恩霍夫等進行的研究工作。

　　“明年你會聽到更多關于小芯片的消息，”Marvell的網絡首席技術官和高級總監Yaniv Kopelman說。“小芯片是延續摩爾定律的好方法，三年前我們就在一個開關上實現了，并且我們一直在內部跨生產線使用這項重用技術?！?/p>

　　三年前，Marvell引入了基于Kandou互連結構的MoChi架構。從那時起，由于器件微縮成本的上升和人工智能算法以及諸如汽車芯片和5G等新市場的爆發，其他公司也陸續開始參與進來。

　　圖1：智能手機中的MoChi示例

　?。▉碓矗厚R維爾）

　　“由于變化的速度很快，”SiFive的首席執行官Naveed Sherwani說?！八晕覀冇辛诉m應快速變化的算法，您希望應用的ASIC或接近ASIC的算法，已經可以與FPGA的速度、功耗和成本相抗衡。但是我們也看到，特別是人工智能領域，摩爾定律已經近乎于停止，因為再繼續微縮下去沒有任何幫助了。如果我們看不到下一個節點，小芯片的方法就變得更加切實可行。”

　　Sherwani說，這也可能降低公司芯片開發的門檻，隨著半導體行業變得更加經濟實惠和有活力，有助于吸引更多新的人才和年輕的工程師。

　　這種做法得到很多支持，尤其是在初創公司和投資者之間。

　　“小芯片技術會提高銷售速度，并且會有更多的創新，”Kandou Bus的CEO Amin Shokrollahi說。“這將加速創新，因為你只設計其中一部分，全部設計不需要從頭做起，這一直是IP公司和IP業務想做的事情。你所要做的只是選取具體的IP而已，當然把這些IP整合到一起就不是這么簡單了，整合是很難的。”

　　提供框架和標準化可以提供幫助，并可以顯著降低設計成本和提高設計效率。

　　“必須從根本上降低創新成本，”Shokrollahi說?！斑@意味著我們需要弄清楚如何在三個月內進入市場，并理解為什么總犯重復的錯誤。”在過去的40年里，集成的難點大致是相同的。做一個項目需要5到10人的團隊，而不是一個200人的團隊，而且要快速完成?！?/p>

　　要做到這一點有很多工作要做，而且這個概念在商業上還需要得到一定數量公司的證明。能夠以具有成本效益的方式在全球供應鏈上得到充分的一致性和靈活性是一項重大挑戰，但實現這一目標的意義是深遠的。

　　“所有這些的真正價值在于一個小芯片目錄，以便您跟蹤芯片去了哪里，以及人們在使用該IP時遇到過哪些問題，”ClioSoft市場營銷副總裁Ranjit Adhikary說。“您真正想要的是像Amazon這樣的模型，其中對每個IP都有規范和評論，無論是硬IP還是軟IP?！绷硪稽c很重要的是安全，控制誰可以進出IPs，誰不可以。所有這些都需要一個數據管理系統，通過那里您可以了解相關義務責任，并且跟蹤IPs以及了解它們如何被使用?！?/p>

　　未來的挑戰

　　創建可供多個公司開發硬IP的基礎平臺并不是微不足道的。隨著多個地區的多家公司芯片開發，這將變得更加困難。有時是語言問題，有些是應用問題。對于某些應用來說，可靠性、安全和靜電/鄰近效應的表征可能需要比其他應用更精確。這對于某些以安全為首的應用和在高級工藝節點上開發的芯片集成尤其如此。

　　“每增加一個新器件，復雜性就會增加兩到三倍，”DELTA微電子銷售和市場部副總裁Gert Jorgensen說?！拔覀円呀浲瓿闪?80、40和28納米的雙芯片封裝，所有這些都是定制設計的芯片。這使得它更容易被整合，因為它們是被當成一個整體設計的。如果你分別把每樣東西都標準化，它們就可能彼此不適合了。”

　　還有其他問題?！爱斈闩c多個供應商打交道時，就會遇到像準時交貨這樣的問題，”Jorgensen說?！耙虼耍憧梢詮拿總€公司得到25個晶片，但可能從一個供應商就得到23個合格晶片，或有時硅片被污染而不易粘合?！?/p>

　　Marvell公司的Kopelman說，Marvell遇到的一個大問題是芯片之間的接口。由于成本原因，接口需要在有源襯底上運行，而不是使用中介器。另一個問題是怎樣分塊。

　　“當你構造小芯片時，有時你會在中間劃分IP，”Kopelman說?！懊媾R的挑戰是在何處劃分，以及如何開發出這樣的架構。對一個開關或CPU來說，主要關注的是組件的延遲時間，另一個問題是良率問題。在演示中構建IP很容易，但要得到有生產價值的IP，還有很長的路要走。它需要通過ESD、高低溫和不同的工藝驗證，這是一項費時費力的工作?！?/p>

　　封裝的加速

　　雖然對小芯片的大部分注意力都集中在上市時間和定制化上，但它們也可以應用于傳統的封裝，如扇出（fan-out）技術。這其中一個最大的挑戰是裸芯片的放置。

　　“從概念上講，小芯片是使用類似于EMIB（英特爾的嵌入式多芯片互連橋）技術構建扇出的一種非常好的方法，”ASE高級技術顧問、研究員Bill Chen說。“但這并不容易。使用扇出和其他技術，你需要將裸芯片精確地放置在基板上，然后使用再分布層。然而在扇出工藝中，裸芯片會發生位移。

　　雖然扇出已經批量生產，特別是在基于TSMC的InFO架構的智能手機中，但這種封裝方法的更廣泛應用才剛剛開始。

　　“目前還很少有多芯片的實現，”Chen說。“設計需要迎頭趕上，成本改進也需要趕上，有許多不同的想法正在嘗試中。ASE已經嘗試了“chip last”和“chip first”雙裸片封裝，兩者都取得了成功。”

　　下一步是增加可重復性，這可能需要各種新方法。Brewer Science正在研究一種這樣的方法，利用模板化合物中的一層薄膜，它能像模板一樣工作。該方法可以顯著減少裸芯片位移問題。

　　“這并不是一個基板，”Brewer Science高級技術執行董事Rama Puligadda說。“這是環氧樹脂?；衔锏奶娲罚泐A先準備的一個模板，在那里可以在硅中制造空腔?！?/p>

　　她指出，這也有助于解決諸如翹曲的問題，這是一個與電磁兼容性有關并日益嚴重的問題。小芯片的方法更模塊化，減少了各個部件上的機械應力。

　　圖2：由薄片疊成的化合物“裸芯片-模版”填充概念

　?。▉碓矗築rewer Science）

　　大家都在做什么

　　DARPA的CHIPS（通用異構集成和IP重用策略）項目贏得了波音、洛克希德、諾斯羅普·格魯曼、英特爾、Micron、Cadence、Synopsys等商用和民用/航空業的支持。同樣，SEMI和IEEE也在推動一個快速集成的通用路線圖，西門子Mentor已經建立了封裝流程，可以在這方面有所幫助。

　　圖3：小芯片與基板的連接

　?。ㄙY料來源：佐治亞理工大學）

　　但是，將其推向主流商業水平還有很長的路要走?！暗侥壳盀橹梗€沒有定義用于芯片間通信的通信協議，”Achronix市場副總裁Steve Mensor說。“單器件的芯片到芯片通信協議可以采用，但這些協議具有較大的延遲開銷，并且對于封裝集成解決方案將是次優的。一旦有定義的標準，小芯片的使用案例將會迅速擴展?！?/p>

　　Mensor表示，愿景是更好的兼容性，而不是更好的特性?！白罱K目標是創建能夠與封裝集成解決方案中的任何其它芯片可靠兼容的標準產品。這將需要標準和兼容性認證方法，否則，每個封裝解決方案都將成為構建定制解決方案重大工程的努力?！?/p>

　　這需要在多個層次上改變游戲規則，其背后的驅動概念是大規模定制，第三方IP應該積極促進這種方式。我們缺少的是把那些零散的IP準確地集成到一起的方法。

　　“你需要專業知識和跟蹤該領域的應用，因為對于AI、網絡和安全而言，必須以一個特定方式看待它，”Netronome Systems的首席營銷和戰略官Sujal Das說?！斑@是從每瓦特性能獲得更多價值的方式，就區別（differentiation）而言你需要最大限度的選擇。今天，當您從不同的供應商選取SerDes IP時，您不得不進入一個特定的工藝結構。如果你想遷移到5G的PAM-4，你需要7納米，那樣你必須全盤遷移。但是其他的IP應該能夠留在最好的節點上，并且為了使之工作，您需要一個開放的方式來連接它們。英特爾的EMIB對此有些“大材小用”，您希望以靈活的方式啟用連接?！?/p>

　　Das說，這需要同步和異步方法，以及通用連接結構。Netronome已經開放了它的轉換結構來促進這一點。

　　“第一步是制作規格白皮書，”Das說?！叭缓螅覀冡尫乓幐駮⒊鋵嵥鼈?。我們希望在明年的Q1或Q2有一個原型機?！?/p>

　　從那里，需要開發工具和方法以使所有這些能工作。雖然小芯片比大芯片產率高，但由于它們將被封裝在一起可能會導致出錯，一個不合格的小芯片足可以使整個封裝失效。此外，芯片或模塊在封裝、測試甚至運輸中可能損壞，如果有多芯片在里面則損壞的成本更高。

　　“當裸芯片尺寸較大時，產率會下降，”JCET集團的技術戰略主管S.W.Yoon說?！拔覀冊谏瘸鲋锌吹搅诉@一點，尺寸越大，例如10×10或20×20，產率越低?！?/p>

　　Yoon說，現在的重點是更薄的封裝和2微米或更小的互連，特別是在扇出領域。這意味著，這一類型器件中使用的小芯片將需要具有與今天定制的芯片有相同的密度和可交互特征，工具將需要考慮不同的IP能力和限制。

　　“工具是必要的，”Kandou的Shokrollahi說?！拔覀冇行┕ぞ呤呛蚆arvell一起開發的，但仍有相當部分是缺乏的?！?/p>

　　工具在構建這些器件時提供了更多的兼容性。它們還減少了可能潛入設計的錯誤，尤其是當復雜性超過人類大腦的能力，在多個維度上布局所有可能的交互和電學意義上的連接時。

　　該工具起始于EDA的計劃階段，但它繼續深入到制造的檢查和測試階段。在某些情況下，工具驅動方法學，某些情況下反過來也是正確的。但是一旦這個基礎建立起來，它就為改善工藝、降低成本和試驗新的各種可能性提供了余地，例如芯片間的硅光子學。

　　雖然光子學已經出現一段時間了，它主要應用于各種類型的服務器和大型數據中心的存儲。將它們放入一個封裝將對性能、延遲和熱效應產生重大影響。但是，何時能以一個有競爭力的價格引入商業規模，目前尚不清楚。

　　也就是說，小芯片的發展勢頭很大，在過去一年的技術會議上，許多涉及小芯片討論通常也包括將光子學作為未來一個發展方向。

　　結 論

　　商業化的小芯片至少還有幾年的時間。它們已經在少數的應用中得到了證明，隨著時間的推移，很大一部分芯片行業會朝這個方向發展。但是在商業化之前仍然有一些問題需要解決，這將需要多家公司的努力，而不是少數公司。

　　“雖然我們今天還沒有生產小芯片，但我們已經開始研究它了，”eSilicon總裁兼首席執行官Jack Harding說?！拔覀€人認為，這是模塊開發、更廣義地說是芯片開發必然要發生的?！?/p>