0 引言

    我國的《中華人民共和國反不正當競爭法》和《集成電路布圖設計保護條例》對集成電路布圖設計進行了不同程度的保護^[1]。集成電路布圖設計專有權作為芯片領域的一種專有知識產權保護形式，因其獲權方式較專利權相對簡單，從而成為芯片設計公司較普遍擁有的一項知識產權。《集成電路布圖設計保護條例》的第三十條明確規定，復制受保護的布圖設計的全部或者其中任何具有獨創性的部分的行為都認定為侵權行為，并應承擔相應的賠償責任。也就是說，集成電路受該法律保護的實質要件是布圖設計的“獨創性”部分。而要在布圖設計侵權的司法鑒定過程中獲得獨創性部分的布圖設計，需要使用反向工程進行分析。我國《關于審理不正當競爭民事案件應用法律若干問題的解釋》第十二條對合法的反向工程作了如下定義：“通過技術手段對從公開渠道取得的產品進行拆卸、測繪、分析等而獲得該產品的有關技術信息”，即反向工程需付出重要勞動、技術或資金投入。也就是說，以評價、分析、研究、教學為目的的反向分析是法律許可的行為，不視為侵權^[2]。

    布圖設計侵權的司法鑒定包括兩個步驟：布圖設計獨創性鑒定和布圖設計獨創性區域的相似度鑒定。目前，集成電路布圖設計相似度鑒定在行業內尚沒有統一的執行標準，且司法實踐中也鮮有案例可供借鑒，這給司法工作者帶來了判斷和執行的困難，甚至導致布圖設計條例很難發揮應有的作用。北京芯愿景軟件技術有限公司探索了一種較為可行的方法，即在考慮芯片工藝和相關領域后，根據版圖元素耦合度大小進行模塊劃分，再對各模塊進行相似度的比較，然后根據每個模塊的重要性給出模塊的權重，最后按照加權法給出整體的相似度。這種相似度的判定方法稱為“版圖細分加權法”。

1 版圖細分加權法概述

    《集成電路布圖設計保護條例》第二條第二款規定了集成電路布圖設計有兩種表現形態：集成電路和為制造集成電路的三維配置。集成電路芯片是制造廠商根據集成電路版圖對晶圓進行掩膜光照生產獲得的最終產品。而集成電路版圖是為制造集成電路而準備的三維配置，因此集成電路版圖是布圖設計的一種重要表現形式。

    當侵權行為發生時，將布圖登記時提交的樣品芯片和侵權芯片進行對比是判定是否侵權的一個重要依據。由于集成電路芯片結構過于微觀復雜，必須要借助前述的反向工程獲得芯片各層次的照片才能對芯片的布圖進行分析。然而，僅對登記的樣品芯片的照片和侵權芯片的照片進行判斷，過于依賴判斷者的主觀經驗。本文提出了基于芯片提取得到的集成電路版圖的對比方法，由于集成電路版圖是為生產芯片準備的三維配置，因此采用集成電路版圖（以下簡稱版圖）的對比更加客觀。

    采用“版圖細分加權法”的原因有如下幾個方面。首先，版圖相似度判定涉及制造工藝、面積、各層圖元等多方面的因素；其次，版圖設計通常會采用按照功能模塊進行布局的方法，因此版圖存在按模塊劃分布局的可行性；再次，版圖采用分層布圖方式，相似度判定需要考慮各版圖層差異，按層次細分符合設計習慣和通用規則；最后，版圖細分后的各部分存在重要性的差異。

    “版圖細分加權法”中的版圖有三個要素需要考慮，分別為：芯片工藝、頂層模塊布局和模塊內部布局。每個版圖要素需要進行細分，再進行相似度判定。芯片工藝細分為：制造工藝、金屬和多晶層數、特征尺寸、芯片面積四個因素；芯片頂層模塊布局細分為：模塊數量、模塊相對位置兩個因素；影響模塊內部布局相似度的原因比較復雜，涉及圖元面積、圖元層次、圖元形狀、圖元相對位置及圖元數量等方面，判定方法不同于其他兩個要素。圖1為版圖要素細分圖。根據本文描述的集成電路版圖相似度模型，將模塊內部布局定義為版圖圖元集合。本文詳細闡述了關于版圖圖元集合相似度判定的方法。

2 集成電路版圖的相似度

    集成電路版圖(簡稱“版圖”)是由版圖圖元(layout element)構成的，任何一個版圖圖元是一個在特定版圖層上的多邊形。記P為所有多邊形構成的集合，L為所有版圖層構成的集合。

    定義1(版圖圖元)：一個集成電路版圖的圖元e是一個二元組(p，l)，其中p∈P表示這個圖元的多邊形，l∈L表示圖元所在的版圖層。

    將所有的版圖圖元構成了的全圖元集合記作E。若一個版圖圖元的多邊形面積為0，稱這個版圖圖元為空版圖圖元；反之，若一個版圖圖元的多邊形面積不為0，稱這個版圖圖元為非空版圖圖元。一個集成電路版圖包含了若干個版圖圖元，因此有如下定義。

    定義2(集成電路版圖)：一個集成電路版圖L是全圖元集合E的一個子集，并且滿足如下條件：對L中在同一個版圖層上的任何兩個圖元e₁=(p₁，l)和e₂=(p₂，l)，p₁與p₂不相交。

    定義3(版圖層相似度函數)：對任意的兩個版圖層l₁∈L和l₂∈L，版圖層相似度函數d(l₁，l₂)是一個返回值為0~1之間實數的函數：L∈L→[0，1]，對任意的l∈L，有d(l，l)=1。

    版圖層相似度函數用來表示這兩個版圖層之間的相似程度。在實際應用中，一種簡單的相似度函數可以定義為：版圖層相同時返回值為1，版圖層不同時返回值為0。

    定義4(版圖圖元的相似度函數)：兩個非空版圖圖元e₁=(p₁，l₁)和e₂=(p₂，l₂)的相似度函數s(e₁，e₂)=area(intersect(p₁，p₂))/max(area(p₁)，area(p₂))×d(l₁，l₂)。其中：intersect(p₁，p₂)表示多邊形p₁和p₂的相交多邊形；area(p)表示多邊形p的面積；d(l₁，l₂)是版圖層相似度函數。

    根據上述定義，如果兩個版圖圖元e₁和e₂之間的相交區域越大，s(e₁，e₂)就越接近為1。并且，對任意的版圖圖元e，有s(e，e)=1。為了方便，若版圖圖元e₁和e₂之間至少有一個為空版圖圖元，那么定義s(e₁，e₂)=0。

    定義5(集成電路版圖在單射f下的相似度)：L₁和L₂是兩個集成電路版圖，其中|L₁|≤|L₂|，映射f是指從整數集合{n|1≤n≤|L₁|}到整數集合{n|1≤n≤|L₂|}的一個單射，L₁和L₂在單射f下的相似度S_f(L₁，L₂)定義如下：S_f(L₁，L₂)=∑s(e_i，e_f(i))/|L2|，其中i=1，2，…，|L₁|。當|L₁|>|L₂|時，S_f(L₁，L₂)=S_f(L₂，L₁)。

    上述定義給出了兩個集成電路版圖相似度的一個比較方法，即建立兩個集成電路版圖圖元之間的一一對應關系，并且計算相對應的版圖圖元的相似度。以圖2為例，兩個版圖L₁和L₂分別包含n和m個圖元，并且n≤m。版圖L₁中的n個圖元一一映射到L₂中，每對映射的圖元的相似度為s₁，s₂，s₃，…，s_n，那么這兩個版圖在該單射下的相似度為：S_f(L₁，L₂)=(s₁+s₂+s₃+…+s_n)/m。

    考慮到不同的單射會得到不同的相似度結果，引入“集成電路版圖在單射下的最大相似度”定義，用來找到一個單射，使兩個版圖在該單射下的相似度值最大化。

    定義6(集成電路版圖在單射下的最大相似度)：L₁和L₂是兩個集成電路版圖，它們在單射下的最大相似度S(L₁，L₂)=sup({S_f(L₁，L₂)|f∈F})，其中F是版圖L₁到L₂的所有單射函數的集合，sup是表示集合上確界函數。

    根據上述定義，對任何一個非空集成電路版圖L，有S(L，L)=1，S(L，φ)=0。

    在比較兩個集成電路版圖時，要考慮兩個版圖的坐標平移和坐標翻轉的情況。坐標翻轉是指R0、R90、R180、R270、MX、MY、MXR90、MYR90八種情況。

    定義7(集成電路版圖的變換)：針對一個集成電路版圖L，對L中的每一個版圖圖元應用一次或者多次的坐標平移或者坐標翻轉，得到變換后的版圖為t(L)。

    根據上述定義，有如下定理：

    定理1(集成電路版圖單射下的最大相似度在變換下的不變性)：兩個集成電路版圖L₁和L₂，對任意的變換t，S(L₁，L₂)=S(t(L₁)，t(L₂))。

    證明(略)。

    定義8(集成電路版圖的最大相似度)：兩個集成電路版圖L₁和L₂，它們的相似度A(L₁，L₂)=sup({S(t(L₁)，L₂)|t∈T})，其中T是所有集成電路版圖變換的集合。

    根據上述定義，對任何一個非空集成電路版圖L，有A(L，L)=1，A(L，φ)=0。

    定理2(集成電路版圖的相似度函數的可交換性)：兩個任意的兩個集成電路版圖L₁和L₂，有A(L₁，L₂)=A(L₂，L₁)。

    證明(略)

3 應用實例

    本文首先考慮將上述版圖相似度模型應用于簡單多邊形的情形。

    圖3為兩個簡單多邊形(實際上是矩形)，多邊形A的大小為10×10，多邊形B的大小為11×9。當對多邊形A不斷應用平移變換時，兩個多邊形的重疊量將不斷變大，從而計算出來的相似度不斷變大，圖4給出了不同平移變換下根據重疊量計算出來的相似度，可以看到：這兩個多邊形的最大相似度為90%。

    MOS管是CMOS集成電路版圖中使用最多的器件，下面將本文第2節中的版圖相似度模型應用于MOS管的版圖。

    圖5給出了兩個MOS管的版圖示意圖。構成這兩個MOS管的多邊形數量相等，并且擺放位置類似。MOS管A的多晶寬度為2.0，孔大小為2.0×2.0；MOS管B的多晶寬度為1.8，孔大小為1.8×1.8。兩個MOS管的孔間距及孔與多晶的間距也略有不同。當對MOS管A不斷應用平移變換時，兩個MOS管相對應多邊形的重疊量將不斷變大，從而根據定義5計算出來的相似度不斷變大，圖6給出了不同平移變換下根據重疊量計算出來的相似度，可以看到：這兩個MOS管的最大相似度為84.5%。

    圖7(a)和圖7(b)為兩個相似度極高的比較器布圖設計示意圖。構成這兩個比較器的多邊形數量相等，擺放位置相同。比較器A和比較器B的多晶寬度相同，孔大小相同，只是孔的數量和密度不同。當對比較器A不斷應用平移變換時，兩個比較器相對應多邊形的重疊量將不斷變大，從而根據定義5計算出來的相似度不斷變大，最后計算結果：這兩個MOS管的最大相似度為96.7%。

4 版圖相似度模型的局限性

    上述版圖相似度模型存在如下一些局限性：

    (1)上述集成電路版圖相似度模型并沒有考慮版圖中不同版圖圖元的權重問題。在不同領域的版圖設計中，一些版圖圖元傾向于比另一些版圖圖元顯得更為重要。為體現版圖圖元的不同重要性，可以對定義5中的公式進行調整，引入權重因子。

    (2)集成電路版圖中經常包括啞元（dummy）填充圖形，這些啞元填充圖形應當首先排除掉，然后再應用上述的相似度模型。

    (3)在上述模型中，將集成電路版圖簡單地定義為全圖元集合E的一個子集，但是集成電路版圖受到工藝規則的約束，并且版圖圖元要構成一個有意義、能工作的芯片，還有很多約束規則要滿足。因此，全圖元集合E的絕大多數子集均不是“合理的”集成電路版圖。上述模型沒有將這些約束考慮在內，其直接后果是計算出來的相似度結果可能系統性偏高。以本文第3節中“MOS管的相似度比較”為例，任何兩個單柵并且柵兩邊均有三個接觸孔的MOS管版圖可能都具有較高的相似度，盡管兩個MOS管版圖的設計是完全獨立完成的。產生這種較高相似度的原因是約束條件、習慣性的版圖設計方式等。由于這些因素難以形式化嚴格定義，因此本模型只能將其忽略。

    (4)本模型實際上適用于兩個集成電路模塊的比較。當集成電路版圖包含多個模塊時，要考慮將整個版圖先細分為模塊，然后對模塊應用本模型進行相似度比較。

5 版圖相似度判定軟件工具

    在實際應用本文版圖相似度模型時，首先要對版圖數據進行預處理，將版圖數據規范化：

    (1)一個GDSII版圖文件通常包括矩形、多邊形、等寬線等不同形式的版圖圖元，為了后繼相似度判定的方便，需要將各種版圖圖元全部轉化為多邊形的表示。

    (2)集成電路版圖一般采用層次化設計，需要將版圖打平，形成完全打平的版圖。

    (3)將同一層相交的多邊形合并，以滿足定義2中多邊形不得相交的要求。

    (4)移除掉無用的版圖圖形（LOGO、dummy等）。

    版圖數據的規范化預處理可以使用Dracula、Calibre等版圖驗證軟件完成。Dracula、Calibre等軟件具備完善的多邊形批處理功能，是理想的預處理工具。

    當版圖數據量很大時，不可能用手工的方式來應用上述版圖相似度模型，必須開發軟件工具來自動計算兩個版圖的相似度。有如下一些考慮：

    (1)計算集成電路版圖在單射下的最大相似度是一個具有NP復雜度的算法。對兩個集成電路版圖L₁和L₂，假設|L₁|≤|L₂|，則L₁集合到L₂集合的單射函數的數量會達到O(|L₂|!×(|L₂|-|L₁|)!)。隨著L₁和L₂集合的增加，單射函數的數量會成幾何級數增長。在實際應用時，可采用貪心算法(greedy algorithm)：對版圖L₁中的每一個圖元，在L₂集合中找到與其重疊比例最大的同層圖元，并在這兩個圖元之間建立映射關系。采用貪心算法，可以將計算單射下的最大相似度的復雜度降低到O(|L₂|×|L₁|)。貪心算法常常不能得到整體最優解，但對大多數版圖，可以得到整體最優解的近似解。

    (2)再計算不同變換下的平移。具體流程見圖8。

6 結論

    HxComparator是根據本文模型研發的集成電路版圖相似度判定軟件。考慮到計算復雜性等方面的約束，HxComparator在計算不同單射下和不同變換下的最大相似度時，采用了性能優化措施，從而使算法計算量顯著減低。該性能優化可能使計算出來的相似度系統性偏低，在絕大多數情況下，該系統性偏低在可以忍受的誤差范圍內。

參考文獻

[1] 鄭勝利.集成電路布圖設計保護法比較研究[J].北大知識產權評論，2001(1)：185-193.

[2] 于鵬，杜嬌，游濤，等.集成電路反向工程知識產權問題探析[J].中國集成電路，2010(11)：87-91.

[3] 郭禾.中國集成電路布圖設計權保護評述[J].知識產權，2005(1)：9-15.

[4] 郭禾.半導體集成電路知識產權的法律保護[J].中國人民大學學報，2004(1)：102-110.

[5] ZHAO X，XIAO C，LIN X M，et al.Efficient processing of graph similarity queries with edit distance constraints[J].The VLDB Journal，2013(22)：727-752.

[6] ANTIL H，FIELD S E，HERRMANN F，et al.Two-step greedy algorithm for reduced order quadratures[J].Journal of Scientific Computing，2013(57)：604-637.

[7] 韓鄭生.半導體制造技術[M].北京：電子工業出版社，2005.

[8] 丁柯，蔣衛軍，張軍.集成電路反向分析技術[M].北京：中國科學技術出版社，2011.

[9] 吳漢東,知識產權法[M].北京：北京大學出版社，2007.

[10] 吳漢東.中國知識產權制度評價與立法建議[M].北京：知識產權出版社，2008.

[11] SALMANI H，TEHRANIPOOR M，PLUSQUELLIC J.A layoutaware approach for improving localized switching to detect hardware Trojans integrated circuits[C].2010-IEEE.10.1109/WIFS.2010.5711438.

[12] YUAN Z H，SUN S L，WANG G F.Recognizing geometric path from polygon-based integrated circuit layout[C].2008-IEEE.10.1109/SEC.2008.22.

[13] 徐象麟.鉅泉訴銳能微侵犯集成電路布圖設計專有權案研究[D].長沙：湖南師范大學，2015.

[14] 賀永興.集成電路布圖設計獨創性判斷研究[D].湘潭：湘潭大學，2012.

[15] 黃晶晶.集成電路布圖設計獨創性的認定[D].上海：華東政法大學，2014.

[16] [廣東省高級人民法院(2014)粵高法民三終字第1231號]南京微盟電子有限公司與泉芯電子技術(深圳)有限公司侵害集成電路布圖設計專有權糾紛二審民事判決書[Z].[2015-11-13].https：//www.tianyancha.com/lawsuit/e036c0135a174851907427dfe5fee95e.

[17] 集成電路布圖設計保護條例.國務院令第300號[DB/OL].[2001-03-28].https：//baike.baidu.com/item/集成電路布圖設計保護條例/4996643?fr=aladdin.

[18] 集成電路布圖設計保護條例實施細則.國家知識產權局令第11號[DB/OL].[2001-10-01].https：//baike.baidu.com/item/集成電路布圖設計保護條例實施細則/7992664.

作者信息:

丁  柯，張  軍，蔣衛軍

(北京芯愿景軟件技術有限公司，北京100095)