射頻IC設計注意事項

　　射頻IC（RF IC）設計與模擬IC設計的特殊領域非常相似，通常是一種定制的過程，而該過程通常由一個或許多EDA工具來輔助設計。射頻 IC設計的精確性質之一是寄生特性和封裝特性對射頻電路的性能有一階影響。因此，射頻IC設計通常是一個迭代過程，涉及整個IC設計過程中廣泛使用的EM仿真、寄生建模和封裝建模。

　　系統預算參數

　　射頻IC設計還以 “系統預算 ”的形式對關鍵參數，如噪聲圖、功率、相位噪聲、諧波、線性等給出性能要求和約束。這種預算由系統級設計團隊確定，并將預算約束和性能要求傳遞給負責系統圖中每個模塊的射頻設計人員。這些拓撲和電路經歷了一個迭代的設計、仿真、優化和布局仿真過程，并使用能夠處理IC的電磁仿真工具進行布局仿真。

　　設計約束

　　由于某些片上無源器件（例如電感器和電容器）受到代工廠的嚴重限制，RF IC設計人員通常對這些組件的尺寸和數值往往控制有限。這導致了設計中更大的不確定性，并且可能需要與代工廠進行反復的過程來設計和測試新組件，以生產出最能滿足RF電路需求的組件。

　　在某些情況下，射頻設計人員可能需要對邦定線和其他與代工廠無關的封裝動態進行額外建模，以準確預測寄生和終端組裝中的最終器件性能。許多RFIC都是以裸片的形式交付，并直接將其邦定到組件或托盤中，而不是典型的IC封裝和PCB貼裝。

　　電磁仿真

　　一旦RF IC進入物理布局階段，通常會進行EM仿真，電路仿真和寄生提取的多次迭代，至少涉及IC封裝，但也可能考慮到器件的PCB和外部電路。原因是射頻電路與高度敏感的模擬電路非常相似，由于周邊的外部電路、電場/磁場、溫度、電磁信號和其他環境因素，性能可能會發生巨大變化。

　　即使在進行流片測試之后，在提交最終設計和開始生產RFIC之前，往往還需要進行測試、模型增強和額外的優化。