不久前，Micro Magic公司（加利福尼亞州桑尼維爾）推出了一款64位RISC-V處理器，該處理器時鐘高達5GHz，但可以接近閾值的電壓工作。

　　該公司首席執行官Mark Santoro（馬克·桑托羅）指出，雖然該高時鐘頻率是罕見的案例，但更重要的成就是RISC-V處理器的低功耗性能。將工作電壓降到接近閾值電壓的 350mV 時，性能降低 5 倍，但計算功率效率可提高 9 倍以上。

　　Santoro指出，該公司的歷史可以追溯到Sun Microsystems之前。該公司是一個相對較小的工程師群體（LinkedIn信息顯示不到50人），他們專門從事數據路徑設計、優化和高速內存設計。該公司最初成立于1995年1月，但于2000年12月被Juniper Networks以2.6億美元收購。Micro Magic的創始人在2004年重新啟動了公司。

　　盡管公司的創始人對研發領先的處理器很感興趣，但他們必須開發自己的 EDA 工具套件。自 2004 年進行改革以來，Micro Magic 一直是這些 EDA 工具的供應商，也是一家設計服務公司，使用其工具改進客戶的 ASIC。

　　桑托羅說，這些EDA工具的一個優點是能夠根據時序要求放置和布線電路，從而使性能和定時閉合設計更加容易。

　　每瓦CoreMarks

　　桑托羅說：“CoreMarks似乎是一個合理的基準，但我們的設計是為能效而設計的，而不僅僅是性能。CoreMarks 是 EEMBC（嵌入式微處理器基準聯盟）生產的績效基準套件，是一個非盈利的會員資助組織。

　　”但每 MHz 的 CoreMarks 并不顯著，因為 CoreMarks 不會直接降低時鐘頻率。更重要的措施是每瓦CoreMarks，“桑托羅說。然后，他提供了附加功耗的關鍵基準圖。這是 RISC-V 內核和一級緩存的功耗。

　　在 1.1V 時，處理器的時鐘頻率為 5.14GHz，在消耗約 500mW 時實現了 13，333 個 CoreMark。這相當于近 27k CoreMark /瓦特。

　　0.8V的處理器運行在4.3GHz和達到11，111 CoreMark，同時消耗200mW。這是55.5k CoreMark /瓦特。

　　在 0.6V 下，處理器以 3.1GHz 的速度運行，達到 8，461 CoreMark，消耗約 70mW。這大約是121k CoreMark /瓦特。

　　運行到350mV，在消耗10mW的同時，實現了1GHz和2500 CoreMark的時鐘頻率。這是25萬個CoreMark /瓦特。

　　將電壓降到三分之一，處理器的基準測試沒有”裝箱“，這意味著同一芯片將能夠實現最高的時鐘頻率性能和最高的計算功率效率。

　　不幸的是，由于緩存大小不同以及包含的外圍邏輯量，因此比較處理器并不總是容易的。

　　Micro Magic仍然沒有透露是哪家晶圓代工廠為其生產的芯片。我們被告知的是，它采用了 FinFET 制造工藝，公司已經比較了三個制造廠 PDK ，對比了兼容性。這表明所選制程為 28nm 或以下，并且由于成本等原因，不會低于 10nm。這樣猜測，代工廠只可能是Globalfoundries、三星或臺積電，英特爾和中芯國際也有可能。

　　沒有捷徑

　　但是當我們問桑托羅，他的團隊是如何在10mW獲得2500個CoreMark的時，他說：”沒有靈丹妙藥。低功耗沒有一件事。它是我們必須關注的很多事情的結合。桑托羅指出，回到太陽實驗室，他和其他工程師取得了最高性能的SRAM與900皮秒的訪問時間。

　　“此外，當您設計高性能時，您必須注意電源。如果你不為低功耗設計，你最終會熔化電線，”他補充說。Santoro 重申，當他最初創立 Micro Magic 時，標準工業工具并不適合這種設計風格?！拔覀儽仨毦帉憣Ｓ霉ぞ邅順嫿ê头治鲇洃?。我們必須創建用于計時感知放置和路由的工具。

　　他繼續說：”你可能還記得SiByte在宣布一個能夠以2GHz運行的MIPS處理器時引起了轟動。這是使用Micro Magic軟件放置的。西比特是由丹·多伯波爾創立的初創公司。該公司于2000年披露了其網絡處理器，2000年11月被 Broadcom 以價值超過 20 億美元的股票收購。

　　實現高時鐘速度的傳統方法之一是在 ALU 中創建細粒度管道，以便完成較小的處理區塊，每個階段所需的邏輯更少，因此能夠以更高的時鐘頻率執行。這也意味著許多指令正在管道中并行執行。但是，這種好處伴隨著成本。

　　桑托羅指出，管道越深，當管道中存在停滯時，處理過程必須被丟棄。這種偶爾但大量浪費的努力會降低能效。此類停滯可能出于各種原因，包括中斷和在緩存中找不到指令或數據輸入，需要加載新頁面。

　　此外，更深層次的管道需要更多的控制邏輯，這也會損害電源效率，并且有一種誘惑，即通過訂單和投機性執行來增加復雜度，而這一切最終都需要更多的翻牌和更多的功率。

　　Santoro 不承認 Micro Magic 設計有多少管道階段，事實上，這樣的問題往往取決于如何定義處理階段?！八中∮趾唵?。即使在設計團隊內部，人們也爭論它有多少個管道階段。我們的 CoreMarks 可能很高，但我們不是為 CoreMarks 設計的。他繼續說：”建筑確實很重要，但工具很重要。

　　Santoro 解釋說，通過設計高速接入數據路徑，Micro Magic 可以快速完成管道階段，同時保持 ALU 的簡單性，從而提升低功耗。

　　桑托羅也不會透露設計成工作芯片的 L1 緩存的大小?！澳憧偸窍胍螅覀兪窃趥鹘y大小某處。16k字節或32k字節在5GHz下難以運行。這表明4kbyte或8kbyte的 L1 緩存大小。

　　盡管 Micro Magic 生產的工作芯片是單一內核，但 Santoro 承認 IP 的被許可方很可能希望將內核部署在四核或八核配置中。他說，Micro Magic設計可以很容易地去多核實現，有一些掛鉤存在，這將有助于這樣的設計。

　　當被問及Micro Magic是否會考慮實施完全耗盡的絕緣硅工藝時，桑托羅說：”FDSOI非常有趣。我們的設計中沒有任何東西可以排除 FDSOI 的使用。

　　然而，桑托羅指出，該公司選擇了FinFET制造工藝，試圖最大限度地提高該行業的可用性。FinFET 還提供通往領先制造工藝的明顯途徑 - 現在為 7nm 和 5nm。FDSOI 可能無法歸結為這樣的幾何形狀。

　　FinFET 流程和 FDSOI 之間有一些區別，但我們設計的工具具有適應性，因此很容易將設計重新定位到不同的流程。他說。桑托羅確實提出了警告。“如果你想利用 FDSOI 的后偏置功能，它確實會更多地參與其中。

　　Santoro 表示，值得注意的是，10nm 以下的前沿 FinFET 制程的應用往往側重于兩極功能，適用于應用領域：智能手機和高性能計算。一個是受功耗限制，同時仍然需要顯著的性能。另一個要求高性能，但仍必須追求能效。桑托羅將芯片的性能留給 5GHz 和 1GHz 來為自己說話。

　　桑托羅在分手時指出，在工具集方面，Micro Magic已經擁有三維布局工具超過15年。然而，由于主流EDA供應商不支持3D設計，它未能像桑托羅想象的那么快?！比绻闾埃憔筒槐唤幼?，“他渴望地說。

　　現在，隨著芯片級封裝開始進入主流制造，Micro Magic完全有能力實現這樣的設計。

　　業務選擇

　　此外，Micro Magic 似乎也是從設計服務（它已成功執行多年但無法很好地擴展的業務）遷移到更具可擴展性、面向產品的 IP 許可業務的好去處?；蛘撸部梢宰鳛?EDA 公司（也是可擴展的商業模式）繼續使用工具許可。

　　作為 EDA 工具供應商的風險是，公司可能會卷入設計服務。許可核心作為產品也有挑戰。它需要權力堅持產品計劃，并拒絕要求額外的鐘聲和口哨的核心。屈服于這一點的 IP 供應商也融入了有效的定制設計。

　　”我們構建了 RISC-V 設計，以展示我們能做什么，以及我們的工具可以做什么，“Santoro 說?！蔽覀儸F在得到了很多的興趣。計劃是許可出核心，雖然事情已經變得更加復雜。如果我們即將被收購，我們不想許可出核心。

　　鑒于Micro Magic在首次銷售中和2000年由SiByte實現的溢價價值，可以看明桑托羅為什么考慮公司的選擇。