從復雜的算法交易和交易前風險評估到實時市場數據傳輸，當今領先的交易公司、做市商、對沖基金、經紀商和交易所都在不斷追求最低時延的交易執行，以獲得競爭優勢。

AMD 與全球領先的高級交易和執行系統提供商 Exegy 合作，取得了創世界紀錄的 STAC-T0 基準測試結果，實現了最低 13.9 納秒 ( ns ) 的交易執行操作時延。相比此前的記錄，這一結果可令 tick-to-trade 時延至多降低 49%，是迄今為止發布的最快 STAC-T0 基準測試結果①。此前的最高速度記錄為 24.2 納秒，同樣來自采用 AMD 加速卡的參考設計①。

STAC 基準測試是業界用于測試高速時間序列報價數據分析解決方案的標準。STAC-T0 基準測試評估 tick-to-trade 網絡 I/O 時延，即接收和執行交易訂單所需的時間。 

這項新的 AMD 和 Exegy STAC-T0 高精度時間戳基準記錄采用 AMD Alveo UL3524 加速卡實現，AMD Alveo UL3524 加速卡是一款專為快速交易執行而設計的金融科技卡，由 AMD Virtex UltraScale+ FPGA 提供支持，在配備 AMD EPYC 7313 處理器的戴爾 PowerEdge R7525 服務器中的 Exegy nxFramework 和 Exegy nxTCP-UDP-10g-ULL IP 核上運行，并配備 Arista 7130 平臺和 Arista MetaWatch 7130 設備。

AMD Alveo UL3524 加速卡具備突破性的收發器架構、78 萬個 LUT 的 FPGA 架構以及 1,680 個 DSP 計算片。該產品旨在加速硬件中的自定義交易算法，交易者可以根據自定義算法和 AI 交易策略定制其設計。 

AMD 自適應和嵌入式計算事業部數據中心產品營銷總監 Girish Malipeddi 表示：“在超低時延交易中，1 納秒即可決定交易的盈虧。這項基準測試展示了經過獨立量化和驗證的真實結果，展現了 AMD 如何從整體上推動高速交易和金融技術突破邊界與可能性。” 

Exegy 提供了由必要的 FPGA IP 和相關軟件組成的應用，以實現 Alveo UL3524 卡上的 STAC-T0 基準測試要求。

Exegy FPGA 解決方案總監 Olivier Cousin 表示：“通過完成此次最新 STAC-T0 基準測試，Exegy 和 AMD 很高興能夠創下 tick-to-trade 時延記錄。今年的 STAC-T0 采用 Exegy 的 FPGA 開發框架和新的超低時延 TCP-UDP IP 協議棧，取得了迄今為止最出色的公開結果。”

注釋①：基于 AMD 和 Exegy 委托 Strategic Technology Analysis Center, LLC (STAC?) 進行的第三方測試，2024 年 4 月?！癊xegy nxFramework 和 Exegy IP Core nxTCP-UDP-10g-ULL 在搭載 AMD EPYC? 7313 處理器的戴爾 PowerEdge R7525 服務器中的 AMD Alveo? UL3524 FPGA 加速卡上運行。”測試系統配置：AMD Alveo UL3524 加速卡（由 AMD Virtex? Ultrascale+? FPGA 驅動），運行 Exegy nxFramework 和 Exegy nxTCP-UDP-10g-ULL IP 核，安裝在搭載 AMD EPYC 7313 處理器的戴爾 PowerEdge R7525 服務器上，搭配 Arista 7130 平臺和 MetaWatch 7130 網關設備，運行 STAC-T0 基準測試。配置可能有所不同，進而產生不同的結果。